FPGA 的UART 擴展總線設計和應用

1、【W(wǎng)ord版本下載可任意編輯】 FPGA 的UART 擴展總線設計和應用 1 引言 在嵌入式領域，由于UART 具有操作簡單、工作可靠、抗干擾強、傳輸距離遠(組成 485 網(wǎng)絡可以傳輸1,200 米以上)，設計人員普遍認為UART 是從CPU 或微控制器向系統(tǒng)的 其他部分傳輸數(shù)據(jù)的方式，因此它們被大量地應用在工業(yè)、通信和家電控制等嵌入式領 域。而通常處理器都會自帶一個UART 串口，實際應用中一個串口往往不夠用，需要開展 UART 串口擴展。而本文在分析了片內總線技術和UART 的工作原理的根底上了實現(xiàn)UART 總線設備的設計，使主控芯片可以控制46 個外圍設備。 本文中的嵌入式系統(tǒng)由AT91

2、ARM9200 處理器、Linux 操作系統(tǒng)和ALTERA 公司的 ACEX 系列的EP1K 所組成。 2 EP1K 的邏輯設計 設計所要實現(xiàn)的功能是 AT91ARM9200 處理器通過EP1K 控制多個帶有UART 接口的 外設。EP1K 中包含了多個邏輯模塊如圖1 所示，為了實現(xiàn)多個模塊間的互聯(lián)就需要片內總 線的支持，而本文采用的是WISHBONE 片內總線規(guī)范。 2.1 WISHBONE 總線設計 WISHBONE采用主從構造，也稱之為SLAVE/MASTER 構造。主單元MASTER 是發(fā)起 與從單元SLAVE 之間的數(shù)據(jù)傳輸，MASTER 和SLAVE 通過握手協(xié)議來實現(xiàn)可靠通信的。

3、 WISHBONE 總線架構提供了四種不同的互聯(lián)方式：點對點（Point-to-point）、數(shù)據(jù)流（Data flow）、共享總線（Shared bus）和交叉開關（Crossbar switch）。為了實現(xiàn)單個MASTER 和多個SLAVE 的設計要求，同時要求總線構造占用較少的邏輯單元，所以采用了共享總線 的互聯(lián)方式。 共享總線應包括 MASTER、SLAVE、INTERCON 和SYSCON 四個部分。MASTER 和 SLAVE 是實現(xiàn)總線信號與IP 核的信號轉換，INTERCON 用于MATER 和Slave 的信號互聯(lián)， 而SYSCON 則提供穩(wěn)定的時鐘信號和復位信號?？偩€邏輯構

4、造如圖2 所示，因為只有一個 MASTER，設計時就省略了對總線使用權的總裁。MASTER 的地址和數(shù)據(jù)總線分別與四個 SLAVE 相聯(lián)，其它的控制信號也都是直接相連，而SLAVE 的選通是通過stb 信號實現(xiàn)。 SLAVE 的stb 信號是由地址譯碼產(chǎn)生SLAVE 選擇信號s_sel、m_cyc 和m_stb 三個信號相與 的結果。所選通的SLAVE 將ack 信號置1 說明一個數(shù)據(jù)傳輸周期的正常結束并將數(shù)據(jù)鎖存 或發(fā)送到總線上，而err 信號置1 表示非正常結束，rty 信號置1 表示要求數(shù)據(jù)重發(fā)。 圖 2 WISHBONE 總線的邏輯構造圖 總線的詳細設計過程請參考 WISHBONE S

5、oC Architecture Specification, Revision B.3，而 MASTER 和SLAVE 的設計可以參考OpenCores 的網(wǎng)站上相關設計。 2.2 UART 的邏輯設計 UART 的通信協(xié)議十分簡單，以低電平作為起始位，高電平作為停止位，中間可傳輸 58 比特數(shù)據(jù)和1 比特奇偶校驗位，奇偶校驗位的有無和數(shù)據(jù)比特的長度由通信雙方約 定。一幀數(shù)據(jù)傳輸完畢后可以繼續(xù)傳輸下一幀數(shù)據(jù)，也可以繼續(xù)保持為高電平，兩幀之間 保持高電平，持續(xù)時間可以任意長。 UART模塊由SLAVE接口、波特率控制器、UART接收器和UART發(fā)送器構成。SLAVE 接口是為了實現(xiàn)WISHBON

6、E 總線和功能模塊之間的數(shù)據(jù)傳輸；UART 發(fā)送器的用途是將準備輸出的并行數(shù)據(jù)按照基本UART 幀格式轉為TXD 信號串行輸出；UART 接收器接收RXD 串行信號，并將其轉化為并行數(shù)據(jù)，但串并轉換的時鐘同發(fā)送器一樣處理，收發(fā)設備間的時 鐘是會累計的，會導致接收數(shù)據(jù)不正確，波特率控制器就是專門產(chǎn)生一個遠遠高于波特率的 本地時鐘信號對輸入RXD 不斷采樣，以不斷地讓接收器與發(fā)送器保持同步。 波特率控制器實際上就是一個簡單的分頻器?？梢愿鶕?jù)給定的系統(tǒng)時鐘頻率（晶振時 鐘）和要求的波特率算出波特率分頻因子。已算出的波特率分頻因子作為分頻器的分頻數(shù)。 對于波特率發(fā)生器中的系數(shù)一般在FPGA 實現(xiàn)時往往

7、是固定的，但對于不同的實現(xiàn)，這個 系數(shù)需要更改。波特率控制器產(chǎn)生的分頻時鐘，不是波特率時鐘，而是波特率時鐘的16 倍，目的是為了在接收事實開展地采樣，以提出異步的串行數(shù)據(jù)。 UART 發(fā)送器由16 個字節(jié)FIFO 和信號發(fā)送器組成。FIFO 主要是起到數(shù)據(jù)緩存的作用， 信號發(fā)送器的部分由有限狀態(tài)機實現(xiàn)的，實現(xiàn)偽代碼如下： case (狀態(tài)機狀態(tài)) 空閑狀態(tài)：if ( FIFO 中有數(shù)據(jù) ) 狀態(tài)機跳轉到 FIFO 讀取狀態(tài)； else 狀態(tài)機保持空閑狀態(tài)； FIFO 讀取狀態(tài)：讀取FIFO 數(shù)據(jù)，保存到移位存放器；狀態(tài)機跳轉到開始位狀態(tài)； 開始位狀態(tài)：時鐘計數(shù)，發(fā)送開始位；計數(shù)結束后狀態(tài)機跳轉

8、到數(shù)據(jù)位狀態(tài)； 數(shù)據(jù)位狀態(tài)：時鐘計數(shù)，發(fā)送數(shù)據(jù)，移位存放器移位；計數(shù)結束后 if(移位存放器內數(shù)據(jù)發(fā)送完畢) 狀態(tài)機跳轉到停止位狀態(tài)； else 狀態(tài)機跳轉到數(shù)據(jù)位狀態(tài)； 停止位狀態(tài)：時鐘計數(shù)，發(fā)送停止位；計數(shù)結束后狀態(tài)機跳轉到 s_idle； default：狀態(tài)機復位到空閑狀態(tài); endcase UART 接收器包括了16 個字節(jié)FIFO、信號同步器和信號接收器三個部分。其*號同 步器則是為了解決串行數(shù)據(jù)幀和接收時鐘是異步問題，其它兩部分和UART 發(fā)送器的中的 功能相似，只是數(shù)據(jù)傳送的方向相反。 3 設備接口和驅動設計 3.1 設備接口設計 AT91ARM9200 芯片通過其靜態(tài)存儲控制

9、器 (SMC)控制EP1K，而靜態(tài)存儲控制器 (SMC) 是控制外部靜態(tài)存儲器或外設的訪問。 SMC 可編程地址達512M 字節(jié)。它有8 個 片選及一個26 位地址總線。16 位數(shù)據(jù)總線能配置與8 位或16 位外部器件連接。獨立的讀寫控制信號允許存儲器與外設直接連接。SMC 支持不同的允許單時鐘周期存儲器訪問的訪 問協(xié)議。它還提供外部等待請求能力。 因為 EP1K 內部設計使用的是8 位數(shù)據(jù)總線和8 位地址總線，所以AT91ARM9200 芯片與EP1K 相連的I/O 端口為 A，D，NRD 和NWR0。然而EP1K 內部采用 的WISHBONE 總線規(guī)范，其讀寫信號wb_we_o，高電平表示

10、為寫操作，低電平表示為 讀操作。所以需要將NRD 和NWR0 開展相應的信號轉換。而D為雙向端口IO， 所以在EP1K 的設計中采用三態(tài)門的設計。 3.2 設備驅動設計 AT91ARM9200 上運行的是Linux 操作系統(tǒng)，EP1K 作為一個外接設備正常運行，就需 要相應的linux 驅動程序。我們將EP1K 的看作一個普通的字符設備，其關鍵是如何實現(xiàn)兩 個不同工作頻率的設備正確通信。而靜態(tài)存儲控制器 (SMC)提供的多等待狀態(tài)管理，只要 根據(jù)具體時序對SMC 片選存放器開展設置就可以了。此例中的SMC 同時還控制flash 存儲 器、LCD 液晶顯示器和其它外設，所以使用片選存放器7，EP

11、1K 的內部工作頻率是6MHz， 為了使讀寫同步，設置插入36 個等待周期。具體代碼如下： 其中at91_sys_write( )函數(shù)在include/arch/hardware.h 中，而且是在linux2.6 內核中才出現(xiàn)的。 Linux 的字符設備驅動分為設備初始化函數(shù)和設備卸載函數(shù)，并由內核宏module_init() 和module_exit()行進管理。 設備初始化函數(shù)首先要做的事情就是獲取一個或多個設備編號。linux2.6 內核中提供了 靜態(tài)和動態(tài)分配。如果在已知所需設備編號情況下，靜態(tài)分配不失為一種較好的工作方式， 但是所選定的設備號若已分配給其它設備，就會造成沖突和麻煩。因

12、此，建議采用動態(tài)分配 方式獲取設備號。 同時使用 udev 在/dev/下動態(tài)生成設備文件，這樣就防止使用命令或腳本創(chuàng)立設備文 件。管理類和類設備的相關內核函數(shù)： struct class * class_create (struct module * owner, const char * name); void class_destroy (struct class * cls ); struct class_device* class_device_create(structclass * cls, struct class_device* parent, dev_t devt, str

13、uct device * device, const char * fmt, .); void class_device_destroy (struct class * cls, dev_t devt); 注意，以上函數(shù)是2.6.13 開始有的，在2.6.13 之前，應當使用class_simple 接口。 設備初始化函數(shù)隨后的工作是建立字符設備，并將與具體字符設備的相關數(shù)據(jù)構造注冊 的設備中，如字符設備的文件操作接口file_operations。還有就是調用at91_sys_write( )函數(shù) 完成靜態(tài)存儲控制器 (SMC)的存放器配置和ioremap()函數(shù)完成設備地址到用戶內存的映 射。設備卸載函數(shù)的工作就恰恰相反，它包括了管理類，類設備和字符設備的銷毀，映射內 存和設備號的釋放。 4 結束語 本文的設計應用于一個遠程自動抄表系統(tǒng)，該系統(tǒng)由用戶電能表和抄表基站以及 GSM 模塊