VHDL語言進(jìn)行集成電路設(shè)計課件

1、概論 本章闡述在VHDL程序設(shè)計完成之后，怎樣進(jìn)行處理，才能完成集成電路設(shè)計的過程。計算機的應(yīng)用促進(jìn)了新學(xué)科的誕生。 EDA 工程就是以計算機為工作平臺，以EDA 軟件工具為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件為實驗載體,以ASIC、SOC芯片為設(shè)計目標(biāo)，以電子系統(tǒng)設(shè)計為應(yīng)用方向電子產(chǎn)品自動化設(shè)計過程?，F(xiàn)代電子設(shè)計方法是現(xiàn)代電子設(shè)計的基礎(chǔ)，是電子線路原理設(shè)計，電子系統(tǒng)整機設(shè)計,集成電路芯片設(shè)計的方法學(xué)?，F(xiàn)代電子設(shè)計方法的研究目標(biāo)主要是怎樣用VHDL語言設(shè)計超大規(guī)模專用集成電路（ASIC），怎樣對一片超大規(guī)模集成電路進(jìn)行功能劃分，VHDL語言描述、邏輯綜合、仿真分析、形式驗證、設(shè)計實

2、現(xiàn)是現(xiàn)代電子設(shè)計方法要解決的主要問題。 概論 本章闡述在VHDL程序設(shè)計完成之后，怎樣進(jìn)電子設(shè)計技術(shù)的進(jìn)展 經(jīng)典電子設(shè)計方法的特征采用自下而上的（Bottom UP）的設(shè)計方法。:采用通用元器件，每個元器件的功能都是確定的，利用這些元器件搭建目標(biāo)功能模塊。設(shè)計者必須對成千上萬種通用元器件的性能特點熟練掌握，并且元器件容易購到，成本較低。 在硬件模塊電路構(gòu)成之后才能進(jìn)行硬件、軟件調(diào)試。如果設(shè)計過程中的問題到后期才會被發(fā)現(xiàn)，這就可能造成推翻設(shè)計重新開始的危險，使設(shè)計周期大大加長，延誤了電子產(chǎn)品的按時推出。 設(shè)計文件以電路原理圖為核心。 電子設(shè)計技術(shù)的進(jìn)展 經(jīng)典電子設(shè)計方法的特征EDA工具 電子設(shè)計

3、技術(shù)由于計算機技術(shù)的發(fā)展而產(chǎn)生了巨大變化。由于電子科學(xué)是計算機科學(xué)的基礎(chǔ)，計算機學(xué)科的發(fā)展離不開電子學(xué)科的支持，但是計算機科學(xué)又反作用于電子科學(xué)，加速了電子學(xué)科的發(fā)展。這樣構(gòu)成了一個閉環(huán)正反饋系統(tǒng)，使的電子設(shè)計技術(shù)很快由計算機輔助設(shè)計（ECAD）階段進(jìn)入了電子設(shè)計自動化(EDA)階段。 EDA工具 電子設(shè)計技術(shù)由于計算機技術(shù)的發(fā)展而產(chǎn)生了EDA工程概念EDA工程概念EDA工程領(lǐng)域 硬件描述語言EDA工具EDA理論基礎(chǔ)實現(xiàn)載體設(shè)計方法學(xué)流 片EDA工程領(lǐng)域 硬件描述語言EDA工具EDA理論基礎(chǔ)實現(xiàn)載體 EDA 工程的實現(xiàn)載體-FPGA器件 一個電子系統(tǒng)可能由數(shù)萬個中小規(guī)模集成電路構(gòu)成，這就帶來了

4、體積大、功耗大、可靠性差的問題，解決這一問題的有效方法就是采用ASIC(Application Specific Integrated Circuits)芯片進(jìn)行設(shè)計。 其優(yōu)點是：芯片可以獲得最優(yōu)的性能，即面積利用率高、速度快、功耗低。缺點是：開發(fā)周期長，費用高，只適合大批量的產(chǎn)品開發(fā)。分為：全定制ASIC，半定制ASIC，可編程ASIC（也稱為可編程專用集成電路）。 FPGA器件 EDA 工程的實現(xiàn)載體-FPGA器件 FPGA器件 EDA 工程的設(shè)計語言-VHDL語言 VHDL是一種全方位的硬件描述語言，支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級多個設(shè)計層次，支持結(jié)構(gòu)描述、數(shù)據(jù)流描述和行為描述及

5、三種形式的混合描述。VHDL 語言覆蓋了多種硬件語言的功能，“自頂向下”或“自底向上”的電子系統(tǒng)設(shè)計過程都可以用VHDL語言來完成。 VHDL語言 EDA 工程的設(shè)計語言-VHDL語言 VHDL語言設(shè)計描述和系統(tǒng)建模 IP設(shè)計和SOC設(shè)計 將整個電子系統(tǒng)集成在同一芯片上，稱為片上系統(tǒng)（SOC）。 產(chǎn)品設(shè)計日益復(fù)雜，產(chǎn)品的生命周期不斷縮短，因而要求設(shè)計出更新、更快、更廉價的產(chǎn)品。在設(shè)計印刷電路板時采用IP模塊設(shè)計方法，以及提供順暢且可靠的設(shè)計流程至關(guān)重要。即：項目設(shè)計ASIC設(shè)計IP模塊設(shè)計 PCB設(shè)計 仿真設(shè)計測試設(shè)計。在PCB設(shè)計之前先設(shè)計ASIC芯片，盡量減少板上元件數(shù)目，提高集成度，提高

6、可靠性。 設(shè)計描述和系統(tǒng)建模 IP設(shè)計和SOC設(shè)計 設(shè)計描述和系統(tǒng)建模 軟IP核與硬IP核軟IP是用硬件描述語言設(shè)計的具有一定電路功能的程序模塊。 硬IP是在軟IP的基礎(chǔ)上，結(jié)合半導(dǎo)體工藝、設(shè)計規(guī)則而生成的集成電路版圖。 設(shè)計描述和系統(tǒng)建模 軟IP核與硬IP核軟、硬IP的概念 軟、硬IP的概念 設(shè)計復(fù)用方法 IP（intelligent property）模塊設(shè)計不僅是集成電路設(shè)計公司的重要任務(wù)，也是EDA工具開發(fā)公司的實力表現(xiàn)，一套EDA工具，它提供的IP模塊越豐富，用戶的設(shè)計就越方便、越容易。 關(guān)于應(yīng)該使用哪種類型的IP至今仍有爭議。究竟是使用需要VHDL代碼進(jìn)入綜合和布局布線過程的軟IP

7、，還是使用芯片中物理掩膜布局已得到證明的硬IP，要根據(jù)設(shè)計項目的具體情況來確定。 設(shè)計復(fù)用方法 IP（intelligent propertyIP復(fù)用流程硬IP的復(fù)用流程 軟IP的復(fù)用流程 IP復(fù)用流程硬IP的復(fù)用流程 軟IP的復(fù)用流程 設(shè)計綜合 高層次綜合 設(shè)計綜合 高層次綜合 高層次綜合范疇 高層次綜合流程 高層次綜合范疇 高層次綜合流程 設(shè)計仿真 仿真（emulation），利用計算機硬件平臺，EDA工程設(shè)計環(huán)境，搭建虛擬的設(shè)計系統(tǒng)，在計算機上進(jìn)行波形分析，時序分析，功能驗證的過程稱為仿真。 EDA工具的不完備，設(shè)計項目的修改，描述文件的錯誤等原因，都使設(shè)計項目需要仿真、驗證。 仿真的層

8、次:電路級仿真;邏輯仿真;開關(guān)級仿真;寄存器傳輸級仿真;高層次仿真。設(shè)計仿真 仿真（emulation），利用計算機硬件平臺，E仿真系統(tǒng)構(gòu)成 仿真系統(tǒng)構(gòu)成 常用仿真方法 在EDA工程領(lǐng)域，仿真分為功能仿真和時序仿真。前者驗證設(shè)計模塊的邏輯功能，后者用于驗證設(shè)計模塊的時序關(guān)系；無論是功能仿真，還是時序仿真，其仿真方法有兩種： 交互式仿真方法 測試平臺法 常用仿真方法 在EDA工程領(lǐng)域，仿真分為功能仿真和集成系統(tǒng)設(shè)計方法 在同一個芯片上集成了控制部件（微處理器、存儲器、I/O接口）和執(zhí)行部件（微型開關(guān)，微機械），能夠自成體系，獨立工作的芯片稱為系統(tǒng)芯片 片上系統(tǒng)的設(shè)計方法 ： 1.系統(tǒng)設(shè)計 ； 2

9、.綜合 （邏輯綜合 /行為綜合 ）； 3.分層設(shè)計方法 集成系統(tǒng)設(shè)計方法 在同一個芯片上集成了控制部件（微處理器、存可編程系統(tǒng)芯片設(shè)計 1.可編程系統(tǒng)芯片結(jié)構(gòu) 復(fù)雜的FPGA結(jié)構(gòu)從系統(tǒng)集成、系統(tǒng)存儲、系統(tǒng)時鐘和系統(tǒng)接口方面滿足片上系統(tǒng)設(shè)計要求。 2.可編程系統(tǒng)級芯片的設(shè)計方法 可編程邏輯器件(PLD)在規(guī)模、速度、嵌入式處理器內(nèi)核及其它IP供應(yīng)等方面的進(jìn)步，可以實現(xiàn)系統(tǒng)級可編程芯片的設(shè)計。這需要一種結(jié)構(gòu)清晰的系統(tǒng)級方法來處理系統(tǒng)級設(shè)計復(fù)雜性?？删幊滔到y(tǒng)芯片設(shè)計 1.可編程系統(tǒng)芯片結(jié)構(gòu) 片上系統(tǒng)的測試方法 傳統(tǒng)ATPG技術(shù) 新的DFT技術(shù) -內(nèi)置式自測(BIST) 片上系統(tǒng)的測試方法 傳統(tǒng)ATP

10、G技術(shù) 片上系統(tǒng)的測試方法 嵌入式SRAM典型BIST電路框圖 片上系統(tǒng)的測試方法 嵌入式SRAM典型BIST電路框圖 片上系統(tǒng)設(shè)計關(guān)鍵（1） IP核重用 （2）形式驗證 （3）測試校準(zhǔn) （4）可再配置計算 （5）布局規(guī)劃 （6）軟硬件協(xié)同驗證 片上系統(tǒng)設(shè)計關(guān)鍵（1） IP核重用 集成電路設(shè)計的實驗室實現(xiàn)方法 由語言描述、符號描述、幾何描述等不同設(shè)計形式做出的項目設(shè)計文檔，最后轉(zhuǎn)化為硬件實物的過程，稱為設(shè)計實現(xiàn)。 設(shè)計和實現(xiàn)的關(guān)系 集成電路設(shè)計的實驗室實現(xiàn)方法 由語言描述、符號描述、幾何描述基于VHDL設(shè)計描述 我們用一個需要特定資源的設(shè)計實體作為設(shè)計實現(xiàn)的舉例。例 四位計數(shù)器。 librar

11、y ieee；use ieee.std_logic_1164.all；use work.std_arith.all；entity counter is port( clk， reset: in std_logic； count: buffer std_logic_vector(3 downto 0)；end counter；architecture archcounter of counter isbeginupcount: process (clk， reset) begin if reset =1then count = 1010； elsif (clkevent and clk=1) t

12、hen count = count + 1； end if； end process upcount；end archcounter； 基于VHDL設(shè)計描述 我們用一個需要特定資源的設(shè)計實體作為設(shè)基于FPGA器件的實現(xiàn)載體 可編程邏輯器件成為計算機應(yīng)用、通信技術(shù)、自動控制、儀器儀表領(lǐng)域廣受技術(shù)人員歡迎的器件，是科學(xué)實驗、樣機試制、小批量生產(chǎn)的最佳選擇，是ASIC芯片設(shè)計的實現(xiàn)載體之一?；贔PGA器件的實現(xiàn)載體 可編程邏輯器件成為計算機應(yīng)用、通設(shè)計的實驗室實現(xiàn)流程 設(shè)計的實驗室實現(xiàn)流程 集成電路的版圖設(shè)計 物理設(shè)計 集成電路的版圖設(shè)計 物理設(shè)計 CMOS電路工藝基礎(chǔ) CMOS電路工藝基礎(chǔ) 集成

13、電路版圖全定制設(shè)計方法 1.全定制設(shè)計流程: 版圖編輯(EDIT) 檢查驗證 2集成電路版圖設(shè)計的一些考慮 集成電路版圖全定制設(shè)計方法 1.全定制設(shè)計流程:版圖綜合 （1）布圖規(guī)劃（floorplan） （2）布局（Placement） （3）布線（routing） （4）版圖參數(shù)提?。↙ayout Parameter extract） （5）一致性檢查（Layout VS Schematic） （6）后仿真（Post Simulation） 版圖設(shè)計流程 版圖綜合 （1）布圖規(guī)劃（floorplan） 版圖設(shè)計流程集成電路設(shè)計的工業(yè)實現(xiàn) 1. 半導(dǎo)體產(chǎn)業(yè)模式的轉(zhuǎn)變 2. 無晶圓廠的ASIC公

14、司(Fabless) 3. 制造代工業(yè)（Fountry）4. IP設(shè)計業(yè)（chipless） 5. 設(shè)計代工業(yè)(design foundry)6.設(shè)計服務(wù)業(yè)(design service) 集成電路設(shè)計的工業(yè)實現(xiàn) 1. 半導(dǎo)體產(chǎn)業(yè)模式的轉(zhuǎn)變 多項目晶圓流片 1 多項目晶圓的概念 （1）MPW服務(wù)業(yè)務(wù)的社會需求 （2）MPW服務(wù)業(yè)務(wù)的宗旨、作用 （3）MPW服務(wù)的發(fā)展?fàn)顩r （4）MPW現(xiàn)狀與存在的問題 2 多項目晶圓的實施過程 （1）開發(fā)多項目晶圓計劃的目的 （2）MPW技術(shù) （3）NRE的概念 （4）MPW服務(wù)體系建立的條件 （5）MPW計劃對設(shè)計資源的整合 多項目晶圓流片 1 多項目晶圓的概念 多項目晶圓的發(fā)展 與國外MPW計劃相比，我國多項目晶圓計劃也經(jīng)歷了從教育研究界擴展到產(chǎn)業(yè)界的過程。中國集成電路產(chǎn)業(yè)正處于成長期，初創(chuàng)型中小企業(yè)大量涌現(xiàn)，對MPW計劃的需求不斷增加。