小組會報告-項目進展和安排課件

1、小組會報告 -項目進展和安排廖聰維2013-07-12小組會報告 -項目進展和安排廖聰維OUTLINES1 HX-GOA技術(shù)要求2 HX-GOA項目進展3 項目安排OUTLINES1 HX-GOA技術(shù)要求1. 合作開發(fā)項目內(nèi)容1. 陣列基板行驅(qū)動電路項目內(nèi)容：1.1 電路開發(fā):開發(fā)具有高信賴性的GOA下拉電路，使得GOA電路在高溫/低溫， 長時間操作下仍可正常運作，產(chǎn)生指定的Gate波型1.2 電路繪制: 根據(jù)開發(fā)出的GOA下拉電路架構(gòu)，繪制出實際電路layout1.3 專利/論文：論文2篇HX-GOA技術(shù)要求1. 合作開發(fā)項目內(nèi)容1. 陣列基板行驅(qū)動電路項目內(nèi)容：HX2. 技術(shù)目標(biāo)掌握TFT

2、元件特性，建立GOA電路模型針對華星光電提供的TFT元件樣品制作常溫/高溫下的TFT model card來精確模擬電路特性(或由華星光電直接提供常溫/高溫下的TFT model card)建立GOA下拉電路模型，模擬常溫/高溫下的長時間GOA操作，并確認可正常輸出Gate波型Gate波型設(shè)計要求：a).(VGH=28v,VGL=-6v) (CLKH=28v,CLKL=-8v)b).AA 區(qū) RC loading : R=6477 (), C=1483 (pF) c).每級GOA電路包含m個高頻CLK，n個低頻CLK訊號，p個Vss直流電位（m,n,p數(shù)目可因優(yōu)化電路而作增減）d).Gate波

3、型低電壓=-6v，最大允許noise電壓=-5ve).charging ratio 95%f).VGH margin 288vg).每級與次級gate輸出波型需交疊（有pre-charge功能）h).frame rate=120Hz, resolution=1920 x1080繪制GOA電路layout，置入產(chǎn)品光罩測試區(qū) a).每級GOA電路layout空間 3300um（橫向） x 630um（縱向）b).每級GOA電路包含q個TFT（q數(shù)目可因優(yōu)化電路而作增減）HX-GOA技術(shù)要求2. 技術(shù)目標(biāo)掌握TFT元件特性，建立GOA電路模型繪制GOa) Charging ratio 計算相關(guān)參數(shù)

4、 : Gate line (main): R=3.23 k ; C=747.94 pF Gate line (share): R=5.98 k ; C=278.78 pF Data line: R=7.62 k ; C=361.69 pFb) 每級與次級gate輸出波型需交疊（有pre-charge功能）: CLK(n)與CLK(+1)最大可overlap時間: 1/2(CKH time) = 2/3, 3/4皆可評估.c) 在GOA需注意Vgl noise voltage主要擔(dān)心電路運作一段時間, 因IV往左shift,導(dǎo)致TFT無法正常關(guān)閉或異常漏電. Simulation會出現(xiàn)的peak

5、可以忽略, 需觀察的Vgl coupling voltage如下圖紅線所標(biāo)示. HX-GOA技術(shù)要求a) Charging ratio 計算相關(guān)參數(shù) :b) 每OUTLINES1 HX-GOA技術(shù)要求2 HX-GOA項目進展3 項目安排OUTLINES1 HX-GOA技術(shù)要求HX-GOA項目進展大負載問題RL=6.5K, CL=1500pF，脈沖寬度1/120/1080*214.8s采用雙邊GOA驅(qū)動，減小RC delay負載采用T模型，3級 OR 5級？值得注意的幾個問題(1)HX-GOA項目進展大負載問題值得注意的幾個問題(1)HX-GOA項目進展HX的TFT閾值電壓偏負，可能帶來什么問題

6、？二極管連級的輸入管在自舉階段會漏電、在低電平維持階段會引入噪聲電壓驅(qū)動管可能在低電平維持階段難于關(guān)斷，在輸出端口引入噪聲電壓低電平維持階段存在VH到VL的直流通路，功耗較大值得注意的幾個問題(2)HX-GOA項目進展HX的TFT閾值電壓偏負，可能帶來什么問HX-GOA項目進展新的低電平維持電路需要測試a-Si TFT，研究什么情況下工作，VT shift較小，甚至零漂移(時鐘頻率，占空比，正負偏壓) 需要確認所提出來的GOA方案是否符合HX的要求？需要搜索相關(guān)論文以及專利，確認所提出的GOA方案具有創(chuàng)新性？值得注意的幾個問題(3)HX-GOA項目進展新的低電平維持電路值得注意的幾個問題(3H

7、X-GOA項目進展通過電容C3的耦合控制T6的柵極電壓在預(yù)充電、自舉階段，T6開啟低電平維持階段，T6關(guān)閉一種新GOA電路原理-1HX-GOA項目進展通過電容C3的耦合控制T6的柵極電壓一種HX-GOA項目進展幀開始時刻，內(nèi)部節(jié)點KN被耦合到初始電壓VL2在預(yù)充電和自舉過程中，由于T6的開啟，PN的電壓會下降到VL2在低電平維持階段，由于電容C2的耦合作用，在VA為高電平時，PN被耦合到較高電位；當(dāng)VA為低電平時，PN被耦合回到初始電位VL2一種新GOA電路原理-2HX-GOA項目進展幀開始時刻，內(nèi)部節(jié)點KN被耦合到初始電壓HX-GOA項目進展圖1 VA, VGN-1，VOUT, VGN+1，

8、 QN的分布情況圖2 Qn, KN,PN節(jié)點的電壓一種新GOA電路原理-3HX-GOA項目進展圖1 VA, VGN-1，VOUT, VOUTLINES1 HX-GOA技術(shù)要求2 HX-GOA項目進展3 項目安排OUTLINES1 HX-GOA技術(shù)要求20132014Q2Q3Q4Q13.計劃時程建立GOA電路模型繪制GOA電路layout建立TFT模型Check point:1.Device model build-up2.GOA circuit concept discussion Check point:1st circuit review - simulation check - circ

9、uit design discussionCheck point:Final circuit review - GOA Circuit design report2. Test circuit planCheck point:Test circuit layout finished成果報告下一年度合作事項及時程確認 以季會方式進行進度review 合同期限為一年約,計劃實際進行日將以合同上日期為準 第二年計劃將視第一年計劃成果, 雙方再進行進一步洽談20132014Q2Q3Q4Q1近期項目安排項目名稱時間節(jié)點人員安排1 華星GOA2013.072013.12廖，胡，李君梅，李文杰2 氧化物TF

10、T-GIA2013.072013.12胡，李君梅3 氧化物TFT 源極驅(qū)動器2013.072014.12廖，胡，李君梅，李文杰4 TFT-OLED FGPA測試平臺2013.072014.12廖，胡，李文杰近期項目安排項目名稱時間節(jié)點人員安排1 華星GOA2013.HX-GOA項目安排1 每周組織一次小組討論，要求各位做進展報告2 每周小組內(nèi)同學(xué)做一份總結(jié)文檔，內(nèi)容應(yīng)該包括本周文獻閱讀總結(jié)和項目進展匯報，以小組內(nèi)群發(fā)郵件的方式交流討論3 每月做一次項目總結(jié)，準備和華星做交流討論制度要求HX-GOA項目安排1 每周組織一次小組討論，要求各位做進展HX-GOA項目安排目標(biāo)任務(wù)時間節(jié)點人員安排1 a-Si TFT可靠性測試07.1207.31胡，李君梅2 GOA方案論證07.1209.30廖，胡，李君梅3 版圖、測試方案09.3012.31廖，胡，李文杰4 專利、論文撰寫07.1212.31廖，胡，李君梅，李文杰實