第3章-組合電路VHDL設(shè)計(jì)(四)-習(xí)題

1、第3章-組合電路VHDL設(shè)計(jì)(四)習(xí)題第一頁(yè)，共11頁(yè)。習(xí)題3-4 給出1位全減器的VHDL描述；最終實(shí)現(xiàn)8位全減器。要求:第二頁(yè)，共11頁(yè)。習(xí)題3-4 給出1位全減器的VHDL描述；最終實(shí)現(xiàn)8位全減器。要求:（1）首先設(shè)計(jì)1位半減器,然后用例化語(yǔ)句將它們連接起來(lái),圖3-18中h_suber是半減器,diff是輸出差(diff=x-y),s_out是借位輸出(s_out=1,xy),sub_in是借位輸入。第三頁(yè)，共11頁(yè)。習(xí)題3-4 給出1位全減器的VHDL描述；最終實(shí)現(xiàn)8位全減器。要求:（2）采用例化語(yǔ)句實(shí)現(xiàn)1位全減器。第四頁(yè)，共11頁(yè)。習(xí)題3-4 給出1位全減器的VHDL描述；最終實(shí)現(xiàn)8

2、位全減器。要求:（3）以1位全減器為基本硬件,構(gòu)成串行借位的8位減法器,要求用例化語(yǔ)句來(lái)完成此項(xiàng)設(shè)計(jì)(減法運(yùn)算是x-y-sun_in=difft)第五頁(yè)，共11頁(yè)。習(xí)題3-5 用VHDL設(shè)計(jì)一個(gè)3-8譯碼器，要求分別用(條件)賦值語(yǔ)句、case語(yǔ)句、if else語(yǔ)句或移位操作符來(lái)完成。比較這4種方式中，哪一種最節(jié)省邏輯資源。（1）case語(yǔ)句實(shí)現(xiàn)：第六頁(yè)，共11頁(yè)。習(xí)題3-5 用VHDL設(shè)計(jì)一個(gè)3-8譯碼器，要求分別用(條件)賦值語(yǔ)句、case語(yǔ)句、if else語(yǔ)句或移位操作符來(lái)完成。比較這4種方式中，哪一種最節(jié)省邏輯資源。（2）if_else語(yǔ)句實(shí)現(xiàn)：第七頁(yè)，共11頁(yè)。習(xí)題3-6 設(shè)計(jì)一個(gè)比較電路，當(dāng)輸入的8421BCD碼大于5時(shí)輸出1，否則輸出0。 第八頁(yè)，共11頁(yè)。習(xí)題3-9 設(shè)計(jì)一個(gè)格雷碼至二進(jìn)制數(shù)的轉(zhuǎn)換器。 第九頁(yè)，共11頁(yè)。習(xí)題3-10 利用if語(yǔ)句設(shè)計(jì)一個(gè)3位二進(jìn)制數(shù)A2:0、B2:0的比較器電路。對(duì)于比較(AB)、(A=B)的結(jié)果分別給出輸出信號(hào)LT=1、