FPGA設(shè)計(jì)的幾種思想與技巧

1、FPGA設(shè)計(jì)的四種常用思想與技巧本文討論的的四種常常用FPPGA/CPLLD設(shè)計(jì)計(jì)思想與與技巧：乒乓操操作、串串并轉(zhuǎn)換換、流水水線操作作、數(shù)據(jù)據(jù)接口同同步化，都都是FPPGA/CPLLD邏輯輯設(shè)計(jì)的的內(nèi)在規(guī)規(guī)律的體體現(xiàn)，合合理地采采用這些些設(shè)計(jì)思思想能在在FPGGA/CCPLDD設(shè)計(jì)工工作種取取得事半半功倍的的效果。 FPGA/CPLLD的設(shè)設(shè)計(jì)思想想與技巧巧是一個(gè)個(gè)非常大大的話題題，由于于篇幅所所限，本本文僅介介紹一些些常用的的設(shè)計(jì)思思想與技技巧，包包括乒乓乓球操作作、串并并轉(zhuǎn)換、流流水線操操作和數(shù)數(shù)據(jù)接口口的同步步方法。希希望本文文能引起起工程師師們的注注意，如如果能有有意識(shí)地地利用這這些

2、原則則指導(dǎo)日日后的設(shè)設(shè)計(jì)工作作，將取取得事半半功倍的的效果！乒乓操作“乒乓操作作”是一一個(gè)常常常應(yīng)用于于數(shù)據(jù)流流控制的的處理技技巧，典典型的乒乒乓操作作方法如如圖1所所示。 乒乓操作的的處理流流程為：輸入數(shù)數(shù)據(jù)流通通過“輸輸入數(shù)據(jù)據(jù)選擇單單元”將將數(shù)據(jù)流流等時(shí)分分配到兩兩個(gè)數(shù)據(jù)據(jù)緩沖區(qū)區(qū)，數(shù)據(jù)據(jù)緩沖模模塊可以以為任何何存儲(chǔ)模模塊，比比較常用用的存儲(chǔ)儲(chǔ)單元為為雙口RRAM(DPRRAM)、單口口RAMM(SPPRAMM)、FFIFOO等。在在第一個(gè)個(gè)緩沖周周期，將將輸入的的數(shù)據(jù)流流緩存到到“數(shù)據(jù)據(jù)緩沖模模塊1”；在第22個(gè)緩沖沖周期，通通過“輸輸入數(shù)據(jù)據(jù)選擇單單元”的的切換，將將輸入的的數(shù)據(jù)流流

3、緩存到到“數(shù)據(jù)據(jù)緩沖模模塊2”，同同時(shí)將“數(shù)數(shù)據(jù)緩沖沖模塊11”緩存存的第11個(gè)周期期數(shù)據(jù)通通過“輸輸入數(shù)據(jù)據(jù)選擇單單元”的的選擇，送送到“數(shù)數(shù)據(jù)流運(yùn)運(yùn)算處理理模塊”進(jìn)進(jìn)行運(yùn)算算處理；在第33個(gè)緩沖沖周期通通過“輸輸入數(shù)據(jù)據(jù)選擇單單元”的的再次切切換，將將輸入的的數(shù)據(jù)流流緩存到到“數(shù)據(jù)據(jù)緩沖模模塊1”，同同時(shí)將“數(shù)數(shù)據(jù)緩沖沖模塊22”緩存存的第22個(gè)周期期的數(shù)據(jù)據(jù)通過“輸輸入數(shù)據(jù)據(jù)選擇單單元”切切換，送送到“數(shù)數(shù)據(jù)流運(yùn)運(yùn)算處理理模塊”進(jìn)進(jìn)行運(yùn)算算處理。如如此循環(huán)環(huán)。 乒乓操作的的最大特特點(diǎn)是通通過“輸輸入數(shù)據(jù)據(jù)選擇單單元”和和“輸出出數(shù)據(jù)選選擇單元元”按節(jié)節(jié)拍、相相互配合合的切換換，將經(jīng)經(jīng)過緩

4、沖沖的數(shù)據(jù)據(jù)流沒有有停頓地地送到“數(shù)數(shù)據(jù)流運(yùn)運(yùn)算處理理模塊”進(jìn)進(jìn)行運(yùn)算算與處理理。把乒乒乓操作作模塊當(dāng)當(dāng)做一個(gè)個(gè)整體，站站在這個(gè)個(gè)模塊的的兩端看看數(shù)據(jù)，輸輸入數(shù)據(jù)據(jù)流和輸輸出數(shù)據(jù)據(jù)流都是是連續(xù)不不斷的，沒沒有任何何停頓，因因此非常常適合對(duì)對(duì)數(shù)據(jù)流流進(jìn)行流流水線式式處理。所所以乒乓乓操作常常常應(yīng)用用于流水水線式算算法，完完成數(shù)據(jù)據(jù)的無縫縫緩沖與與處理。 乒乓操作的的第二個(gè)個(gè)優(yōu)點(diǎn)是是可以節(jié)節(jié)約緩沖沖區(qū)空間間。比如如在WCCDMAA基帶應(yīng)應(yīng)用中，11個(gè)幀是是由155個(gè)時(shí)隙隙組成的的，有時(shí)時(shí)需要將將1整幀幀的數(shù)據(jù)據(jù)延時(shí)一一個(gè)時(shí)隙隙后處理理，比較較直接的的辦法是是將這幀幀數(shù)據(jù)緩緩存起來來，然后后延時(shí)11

5、個(gè)時(shí)隙隙進(jìn)行處處理。這這時(shí)緩沖沖區(qū)的長長度是11整幀數(shù)數(shù)據(jù)長，假假設(shè)數(shù)據(jù)據(jù)速率是是3.884Mbbps，11幀長110mss，則此此時(shí)需要要緩沖區(qū)區(qū)長度是是384400位位。如果果采用乒乒乓操作作，只需需定義兩兩個(gè)能緩緩沖1個(gè)個(gè)時(shí)隙數(shù)數(shù)據(jù)的RRAM(單口RRAM即即可)。當(dāng)當(dāng)向一塊塊RAMM寫數(shù)據(jù)據(jù)的時(shí)候候，從另另一塊RRAM讀讀數(shù)據(jù)，然然后送到到處理單單元處理理，此時(shí)時(shí)每塊RRAM的的容量僅僅需25560位位即可，22塊RAAM加起起來也只只有51120位位的容量量。另外，巧妙妙運(yùn)用乒乒乓操作作還可以以達(dá)到用用低速模模塊處理理高速數(shù)數(shù)據(jù)流的的效果。如如圖2所所示，數(shù)數(shù)據(jù)緩沖沖模塊采采用了雙雙

6、口RAAM，并并在DPPRAMM后引入入了一級(jí)級(jí)數(shù)據(jù)預(yù)預(yù)處理模模塊，這這個(gè)數(shù)據(jù)據(jù)預(yù)處理理可以根根據(jù)需要要的各種種數(shù)據(jù)運(yùn)運(yùn)算，比比如在WWCDMMA設(shè)計(jì)計(jì)中，對(duì)對(duì)輸入數(shù)數(shù)據(jù)流的的解擴(kuò)、解解擾、去去旋轉(zhuǎn)等等。假設(shè)設(shè)端口AA的輸入入數(shù)據(jù)流流的速率率為1000Mbbps，乒乒乓操作作的緩沖沖周期是是10mms。以以下分析析各個(gè)節(jié)節(jié)點(diǎn)端口口的數(shù)據(jù)據(jù)速率。 A端口處輸輸入數(shù)據(jù)據(jù)流速率率為1000Mbbps，在在第1個(gè)個(gè)緩沖周周期100ms內(nèi)內(nèi)，通過過“輸入入數(shù)據(jù)選選擇單元元”，從從B1到到達(dá)DPPRAMM1。BB1的數(shù)數(shù)據(jù)速率率也是1100MMbpss，DPPRAMM1要在在10mms內(nèi)寫寫入1MMb數(shù)據(jù)

7、據(jù)。同理理，在第第2個(gè)110mss，數(shù)據(jù)據(jù)流被切切換到DDPRAAM2，端端口B22的數(shù)據(jù)據(jù)速率也也是1000Mbbps，DDPRAAM2在在第2個(gè)個(gè)10mms被寫寫入1MMb數(shù)據(jù)據(jù)。在第第3個(gè)110mss，數(shù)據(jù)據(jù)流又切切換到DDPRAAM1，DDPRAAM1被被寫入11Mb數(shù)數(shù)據(jù)。 仔細(xì)分析就就會(huì)發(fā)現(xiàn)現(xiàn)到第33個(gè)緩沖沖周期時(shí)時(shí)，留給給DPRRAM11讀取數(shù)數(shù)據(jù)并送送到“數(shù)數(shù)據(jù)預(yù)處處理模塊塊1”的的時(shí)間一一共是220mss。有的的工程師師困惑于于DPRRAM11的讀數(shù)數(shù)時(shí)間為為什么是是20mms，這這個(gè)時(shí)間間是這樣樣得來的的：首先先，在在在第2個(gè)個(gè)緩沖周周期向DDPRAAM2寫寫數(shù)據(jù)的的10m

8、ms內(nèi)，DDPRAAM1可可以進(jìn)行行讀操作作；另外外，在第第1個(gè)緩緩沖周期期的第55ms起起(絕對(duì)對(duì)時(shí)間為為5mss時(shí)刻)，DPPRAMM1就可可以一邊邊向5000K以以后的地地址寫數(shù)數(shù)據(jù)，一一邊從地地址0讀讀數(shù)，到到達(dá)100ms時(shí)時(shí)，DPPRAMM1剛好好寫完了了1Mbb數(shù)據(jù)，并并且讀了了5000K數(shù)據(jù)據(jù)，這個(gè)個(gè)緩沖時(shí)時(shí)間內(nèi)DDPRAAM1讀讀了5mms；在在第3個(gè)個(gè)緩沖周周期的第第5mss起(絕絕對(duì)時(shí)間間為355ms時(shí)時(shí)刻)，同同理可以以一邊向向5000K以后后的地址址寫數(shù)據(jù)據(jù)一邊從從地址00讀數(shù)，又又讀取了了5個(gè)mms，所所以截止止DPRRAM11第一個(gè)個(gè)周期存存入的數(shù)數(shù)據(jù)被完完全覆蓋蓋

9、以前，DDPRAAM1最最多可以以讀取220mss時(shí)間，而而所需讀讀取的數(shù)數(shù)據(jù)為11Mb，所所以端口口C1的的數(shù)據(jù)速速率為：1Mbb/200ms=50MMbpss。因此此，“數(shù)數(shù)據(jù)預(yù)處處理模塊塊1”的的最低數(shù)數(shù)據(jù)吞吐吐能力也也僅僅要要求為550Mbbps。同同理，“數(shù)數(shù)據(jù)預(yù)處處理模塊塊2”的的最低數(shù)數(shù)據(jù)吞吐吐能力也也僅僅要要求為550Mbbps。換換言之，通通過乒乓乓操作，“數(shù)數(shù)據(jù)預(yù)處處理模塊塊”的時(shí)時(shí)序壓力力減輕了了，所要要求的數(shù)數(shù)據(jù)處理理速率僅僅僅為輸輸入數(shù)據(jù)據(jù)速率的的1/22。 通過乒乓操操作實(shí)現(xiàn)現(xiàn)低速模模塊處理理高速數(shù)數(shù)據(jù)的實(shí)實(shí)質(zhì)是：通過DDPRAAM這種種緩存單單元實(shí)現(xiàn)現(xiàn)了數(shù)據(jù)據(jù)流的

10、串串并轉(zhuǎn)換換，并行行用“數(shù)數(shù)據(jù)預(yù)處處理模塊塊1”和和“數(shù)據(jù)據(jù)預(yù)處理理模塊22”處理理分流的的數(shù)據(jù)，是是面積與與速度互互換原則則的體現(xiàn)現(xiàn)！ 串并轉(zhuǎn)換設(shè)設(shè)計(jì)技巧巧串并轉(zhuǎn)換是是FPGGA設(shè)計(jì)計(jì)的一個(gè)個(gè)重要技技巧，它它是數(shù)據(jù)據(jù)流處理理的常用用手段，也也是面積積與速度度互換思思想的直直接體現(xiàn)現(xiàn)。串并并轉(zhuǎn)換的的實(shí)現(xiàn)方方法多種種多樣，根根據(jù)數(shù)據(jù)據(jù)的排序序和數(shù)量量的要求求，可以以選用寄寄存器、RRAM等等實(shí)現(xiàn)。前前面在乒乒乓操作作的圖例例中，就就是通過過DPRRAM實(shí)實(shí)現(xiàn)了數(shù)數(shù)據(jù)流的的串并轉(zhuǎn)轉(zhuǎn)換，而而且由于于使用了了DPRRAM，數(shù)數(shù)據(jù)的緩緩沖區(qū)可可以開得得很大，對(duì)對(duì)于數(shù)量量比較小小的設(shè)計(jì)計(jì)可以采采用寄存存器

11、完成成串并轉(zhuǎn)轉(zhuǎn)換。如如無特殊殊需求，應(yīng)應(yīng)該用同同步時(shí)序序設(shè)計(jì)完完成串并并之間的的轉(zhuǎn)換。比比如數(shù)據(jù)據(jù)從串行行到并行行，數(shù)據(jù)據(jù)排列順順序是高高位在前前，可以以用下面面的編碼碼實(shí)現(xiàn)： prll_teemp=pprl_temmp,ssrl_in; 其中，prrl_ttempp是并行行輸出緩緩存寄存存器，ssrl_in是是串行數(shù)數(shù)據(jù)輸入入。對(duì)于于排列順順序有規(guī)規(guī)定的串串并轉(zhuǎn)換換，可以以用caase語語句判斷斷實(shí)現(xiàn)。對(duì)對(duì)于復(fù)雜雜的串并并轉(zhuǎn)換，還還可以用用狀態(tài)機(jī)機(jī)實(shí)現(xiàn)。串串并轉(zhuǎn)換換的方法法比較簡簡單，在在此不必必贅述。 流水線操作作設(shè)計(jì)思思想首先需要聲聲明的是是，這里里所講述述的流水水線是指指一種處處理流程

12、程和順序序操作的的設(shè)計(jì)思思想，并并非FPPGA、AASICC設(shè)計(jì)中中優(yōu)化時(shí)時(shí)序所用用的“PPipeelinningg”。 流水線處理理是高速速設(shè)計(jì)中中的一個(gè)個(gè)常用設(shè)設(shè)計(jì)手段段。如果果某個(gè)設(shè)設(shè)計(jì)的處處理流程程分為若若干步驟驟，而且且整個(gè)數(shù)數(shù)據(jù)處理理是“單單流向”的的，即沒沒有反饋饋或者迭迭代運(yùn)算算，前一一個(gè)步驟驟的輸出出是下一一個(gè)步驟驟的輸入入，則可可以考慮慮采用流流水線設(shè)設(shè)計(jì)方法法來提高高系統(tǒng)的的工作頻頻率。 流水線設(shè)計(jì)計(jì)的結(jié)構(gòu)構(gòu)示意圖圖如圖33所示。其其基本結(jié)結(jié)構(gòu)為：將適當(dāng)當(dāng)劃分的的n個(gè)操操作步驟驟單流向向串聯(lián)起起來。流流水線操操作的最最大特點(diǎn)點(diǎn)和要求求是，數(shù)數(shù)據(jù)流在在各個(gè)步步驟的處處理從時(shí)

13、時(shí)間上看看是連續(xù)續(xù)的，如如果將每每個(gè)操作作步驟簡簡化假設(shè)設(shè)為通過過一個(gè)DD觸發(fā)器器(就是是用寄存存器打一一個(gè)節(jié)拍拍)，那那么流水水線操作作就類似似一個(gè)移移位寄存存器組，數(shù)數(shù)據(jù)流依依次流經(jīng)經(jīng)D觸發(fā)發(fā)器，完完成每個(gè)個(gè)步驟的的操作。流流水線設(shè)設(shè)計(jì)時(shí)序序如圖44所示。 流水線設(shè)計(jì)計(jì)的一個(gè)個(gè)關(guān)鍵在在于整個(gè)個(gè)設(shè)計(jì)時(shí)時(shí)序的合合理安排排，要求求每個(gè)操操作步驟驟的劃分分合理。如如果前級(jí)級(jí)操作時(shí)時(shí)間恰好好等于后后級(jí)的操操作時(shí)間間，設(shè)計(jì)計(jì)最為簡簡單，前前級(jí)的輸輸出直接接匯入后后級(jí)的輸輸入即可可；如果果前級(jí)操操作時(shí)間間大于后后級(jí)的操操作時(shí)間間，則需需要對(duì)前前級(jí)的輸輸出數(shù)據(jù)據(jù)適當(dāng)緩緩存才能能匯入到到后級(jí)輸輸入端；如果前

14、前級(jí)操作作時(shí)間恰恰好小于于后級(jí)的的操作時(shí)時(shí)間，則則必須通通過復(fù)制制邏輯，將將數(shù)據(jù)流流分流，或或者在前前級(jí)對(duì)數(shù)數(shù)據(jù)采用用存儲(chǔ)、后后處理方方式，否否則會(huì)造造成后級(jí)級(jí)數(shù)據(jù)溢溢出。 在WCDMMA設(shè)計(jì)計(jì)中經(jīng)常常使用到到流水線線處理的的方法，如如RAKKE接收收機(jī)、搜搜索器、前前導(dǎo)捕獲獲等。流流水線處處理方式式之所以以頻率較較高，是是因?yàn)閺?fù)復(fù)制了處處理模塊塊，它是是面積換換取速度度思想的的又一種種具體體體現(xiàn)。 數(shù)據(jù)接口的的同步方方法數(shù)據(jù)接口的的同步是是FPGGA/CCPLDD設(shè)計(jì)的的一個(gè)常常見問題題，也是是一個(gè)重重點(diǎn)和難難點(diǎn)，很很多設(shè)計(jì)計(jì)不穩(wěn)定定都是源源于數(shù)據(jù)據(jù)接口的的同步有有問題。 在電路圖設(shè)設(shè)計(jì)階段

15、段，一些些工程師師手工加加入BUUFT或或者非門門調(diào)整數(shù)數(shù)據(jù)延遲遲，從而而保證本本級(jí)模塊塊的時(shí)鐘鐘對(duì)上級(jí)級(jí)模塊數(shù)數(shù)據(jù)的建建立、保保持時(shí)間間要求。還還有一些些工程師師為了有有穩(wěn)定的的采樣，生生成了很很多相差差90度度的時(shí)鐘鐘信號(hào)，時(shí)時(shí)而用正正沿打一一下數(shù)據(jù)據(jù)，時(shí)而而用負(fù)沿沿打一下下數(shù)據(jù)，用用以調(diào)整整數(shù)據(jù)的的采樣位位置。這這兩種做做法都十十分不可可取，因因?yàn)橐坏┑┬酒聯(lián)Q代代或者移移植到其其它芯片片組的芯芯片上，采采樣實(shí)現(xiàn)現(xiàn)必須從從新設(shè)計(jì)計(jì)。而且且，這兩兩種做法法造成電電路實(shí)現(xiàn)現(xiàn)的余量量不夠，一一旦外界界條件變變換(比比如溫度度升高)，采樣樣時(shí)序就就有可能能完全紊紊亂，造造成電路路癱瘓。 下面

16、簡單介介紹幾種種不同情情況下數(shù)數(shù)據(jù)接口口的同步步方法： 1. 輸入入、輸出出的延時(shí)時(shí)(芯片片間、PPCB布布線、一一些驅(qū)動(dòng)動(dòng)接口元元件的延延時(shí)等)不可測(cè)測(cè)，或者者有可能能變動(dòng)的的條件下下，如何何完成數(shù)數(shù)據(jù)同步步？ 對(duì)于數(shù)據(jù)的的延遲不不可測(cè)或或變動(dòng)，就就需要建建立同步步機(jī)制，可可以用一一個(gè)同步步使能或或同步指指示信號(hào)號(hào)。另外外，使數(shù)數(shù)據(jù)通過過RAMM或者FFIFOO的存取取，也可可以達(dá)到到數(shù)據(jù)同同步目的的。把數(shù)據(jù)存放放在RAAM或FFIFOO的方法法如下：將上級(jí)級(jí)芯片提提供的數(shù)數(shù)據(jù)隨路路時(shí)鐘作作為寫信信號(hào)，將將數(shù)據(jù)寫寫入RAAM或者者FIFFO，然然后使用用本級(jí)的的采樣時(shí)時(shí)鐘(一一般是數(shù)數(shù)據(jù)處理

17、理的主時(shí)時(shí)鐘)將將數(shù)據(jù)讀讀出來即即可。這這種做法法的關(guān)鍵鍵是數(shù)據(jù)據(jù)寫入RRAM或或者FIIFO要要可靠，如如果使用用同步RRAM或或者FIIFO，就就要求應(yīng)應(yīng)該有一一個(gè)與數(shù)數(shù)據(jù)相對(duì)對(duì)延遲關(guān)關(guān)系固定定的隨路路指示信信號(hào)，這這個(gè)信號(hào)號(hào)可以是是數(shù)據(jù)的的有效指指示，也也可以是是上級(jí)模模塊將數(shù)數(shù)據(jù)打出出來的時(shí)時(shí)鐘。對(duì)對(duì)于慢速速數(shù)據(jù)，也也可以采采樣異步步RAMM或者FFIFOO，但是是不推薦薦這種做做法。 數(shù)據(jù)是有固固定格式式安排的的，很多多重要信信息在數(shù)數(shù)據(jù)的起起始位置置，這種種情況在在通信系系統(tǒng)中非非常普遍遍。通訊訊系統(tǒng)中中，很多多數(shù)據(jù)是是按照“幀幀”組織織的。而而由于整整個(gè)系統(tǒng)統(tǒng)對(duì)時(shí)鐘鐘要求很很高，

18、常常常專門門設(shè)計(jì)一一塊時(shí)鐘鐘板完成成高精度度時(shí)鐘的的產(chǎn)生與與驅(qū)動(dòng)。而而數(shù)據(jù)又又是有起起始位置置的，如如何完成成數(shù)據(jù)的的同步，并并發(fā)現(xiàn)數(shù)數(shù)據(jù)的“頭頭”呢？ 數(shù)據(jù)的同步步方法完完全可以以采用上上面的方方法，采采用同步步指示信信號(hào)，或或者使用用RAMM、FIIFO緩緩存一下下。找到到數(shù)據(jù)頭頭的方法法有兩種種，第一一種很簡簡單，隨隨路傳輸輸一個(gè)數(shù)數(shù)據(jù)起始始位置的的指示信信號(hào)即可可，對(duì)于于有些系系統(tǒng)，特特別是異異步系統(tǒng)統(tǒng)，則常常常在數(shù)數(shù)據(jù)中插插入一段段同步碼碼(比如如訓(xùn)練序序列)，接接收端通通過狀態(tài)態(tài)機(jī)檢測(cè)測(cè)到同步步碼后就就能發(fā)現(xiàn)現(xiàn)數(shù)據(jù)的的“頭”了了，這種種做法叫叫做“盲盲檢測(cè)”。 上級(jí)數(shù)據(jù)和和本級(jí)時(shí)時(shí)

19、鐘是異異步的，也也就是說說上級(jí)芯芯片或模模塊和本本級(jí)芯片片或模塊塊的時(shí)鐘鐘是異步步時(shí)鐘域域的。 前面在輸入入數(shù)據(jù)同同步化中中已經(jīng)簡簡單介紹紹了一個(gè)個(gè)原則：如果輸輸入數(shù)據(jù)據(jù)的節(jié)拍拍和本級(jí)級(jí)芯片的的處理時(shí)時(shí)鐘同頻頻，可以以直接用用本級(jí)芯芯片的主主時(shí)鐘對(duì)對(duì)輸入數(shù)數(shù)據(jù)寄存存器采樣樣，完成成輸入數(shù)數(shù)據(jù)的同同步化；如果輸輸入數(shù)據(jù)據(jù)和本級(jí)級(jí)芯片的的處理時(shí)時(shí)鐘是異異步的，特特別是頻頻率不匹匹配的時(shí)時(shí)候，則則只有用用處理時(shí)時(shí)鐘對(duì)輸輸入數(shù)據(jù)據(jù)做兩次次寄存器器采樣，才才能完成成輸入數(shù)數(shù)據(jù)的同同步化。需需要說明明的是，用用寄存器器對(duì)異步步時(shí)鐘域域的數(shù)據(jù)據(jù)進(jìn)行兩兩次采樣樣，其作作用是有有效防止止亞穩(wěn)態(tài)態(tài)(數(shù)據(jù)據(jù)狀態(tài)不不穩(wěn)定)的傳播播，使后后級(jí)電路路處理的的數(shù)據(jù)都都是有效效電平。但但是這種種做法并并不能保保證兩級(jí)級(jí)寄存器器采樣后后的數(shù)據(jù)據(jù)是正確確的電平平，這種種方式處處理一般般都會(huì)產(chǎn)產(chǎn)生一定定數(shù)量的的錯(cuò)誤電電平數(shù)據(jù)據(jù)。所以以僅僅適適用于對(duì)對(duì)少量錯(cuò)錯(cuò)誤不敏敏感的功功能單元元。 為了避免異異步時(shí)鐘鐘域產(chǎn)生生錯(cuò)誤的的采樣電電平，一一般使用用RAMM、FIIFO緩緩存的方方法完成成異步時(shí)時(shí)鐘域的的數(shù)據(jù)轉(zhuǎn)轉(zhuǎn)換。最最常用的的緩存單單元是DDPRAAM，在在輸入