EDA 技術(shù)實用教程：第1章 概述

EDA技術(shù)實用教程第1章概述1.1EDA技術(shù)及其發(fā)展

KX康芯科技EDA(ElectronicDesignAutomation)EDA技術(shù)發(fā)展的三個階段

20世紀70年代MOS工藝CAD概念20世紀80年代CMOS時代出現(xiàn)FPGA

20世紀90年代ASIC設(shè)計技術(shù)EDA技術(shù)1.1EDA技術(shù)及其發(fā)展

KX康芯科技EDA技術(shù)在進入21世紀后，得到了更大的發(fā)展：電子設(shè)計成果自主知識產(chǎn)權(quán)仿真和設(shè)計EDA軟件不斷推出電子技術(shù)全方位納入EDA領(lǐng)域傳統(tǒng)設(shè)計建模理念發(fā)生重大變化

EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊更加互為包容更大規(guī)模的FPGA和CPLD器件的不斷推出

EDA工具ASIC設(shè)計涵蓋大規(guī)模電子系統(tǒng)及復(fù)雜IP核模塊

軟硬件IP核在電子行業(yè)廣泛應(yīng)用IP－IntellectualProperty

SoC高效低成本設(shè)計技術(shù)的成熟

硬件描述語言出現(xiàn)（如SystemC）

設(shè)計和驗證趨于簡單1.2EDA技術(shù)實現(xiàn)目標

KX康芯科技目標：是完成專用集成電路ASIC的設(shè)計和實現(xiàn)圖1-1EDA技術(shù)實現(xiàn)目標

1.2EDA技術(shù)實現(xiàn)目標

KX康芯科技1.超大規(guī)?？删幊踢壿嬈骷?/p>

FPGA(FieldProgrammableGateArray)

CPLD(ComplexProgrammableLogicDevice)2.半定制或全定制ASIC

掩模ASIC門陣列ASIC標準單元ASIC全定制芯片

3.混合ASIC

CPU、RAM、ROM、硬件加法器、乘法器、鎖相環(huán)1.3硬件描述語言VHDLKX康芯科技VHDL－VHSIC(VeryHighSpeedIntegratedCircuit)HardwareDescriptionLanguageVHDLVerilogHDLSystemVerilogSystemC具有很強的電路描述和建模能力

具有與具體硬件電路無關(guān)和與設(shè)計平臺無關(guān)的特性

具有良好的電路行為描述和系統(tǒng)描述的能力

1.4VHDL綜合

KX康芯科技把抽象的實體結(jié)合成單個或統(tǒng)一的實體。

圖1-2編譯器和綜合功能比較

1.4VHDL綜合

KX康芯科技圖1-3VHDL綜合器運行流程

1.5基于VHDL的自頂向下設(shè)計方法

KX康芯科技圖1-4自頂向下的設(shè)計流程

1.6EDA技術(shù)的優(yōu)勢

KX康芯科技可以在電子設(shè)計的各個階段、各個層次進行計算機模擬驗證

有各類庫的支持某些HDL語言也是文檔型的語言(如VHDL)日益強大的邏輯設(shè)計仿真測試技術(shù)設(shè)計者擁有完全的自主權(quán)，再無受制于人之虞良好的可移植與可測試性，為系統(tǒng)開發(fā)提供了可靠的保證能將所有設(shè)計環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計方案中自動設(shè)計能力、不同內(nèi)容的仿真模擬、完整的測試1.7EDA的發(fā)展趨勢

KX康芯科技在一個芯片上完成的系統(tǒng)級的集成已成為可能

可編程邏輯器件開始進入傳統(tǒng)的ASIC市場

EDA工具和IP核應(yīng)用更為廣泛

高性能的EDA工具得到長足的發(fā)展

計算機硬件平臺性能大幅度提高，為復(fù)雜的SoC設(shè)計提供了物理基礎(chǔ)。

習題KX康芯科技1-1

EDA技術(shù)與ASIC設(shè)計和FPGA開發(fā)有什么關(guān)系？1-2與軟件描述語言相比，VHDL有什么特點？1-3什么是綜合？有那些類型？綜