微機(jī)原理與接口第6章存儲器擴(kuò)展課件

6.4存儲器的擴(kuò)展6.4.1存儲芯片的擴(kuò)展存儲芯片的擴(kuò)展包括位擴(kuò)展、字?jǐn)U展和字位同時擴(kuò)展等三種情況。1．位擴(kuò)展位擴(kuò)展是指存儲芯片的字(單元)數(shù)滿足要求而位數(shù)不夠，需對每個存儲單元的位數(shù)進(jìn)行擴(kuò)展。圖6.17給出了使用8片8K1的RAM芯片通過位擴(kuò)展構(gòu)成8K8的存儲器系統(tǒng)的連線圖。6.4存儲器的擴(kuò)展6.4.1存儲芯片的擴(kuò)展1圖6.17用8K1位芯片組成8K8位的存儲器總結(jié)：位擴(kuò)展的連接方式是將各芯片的地址線、片選CS、讀/寫控制線相應(yīng)并聯(lián)，而數(shù)據(jù)線要分別引出。

圖6.17用8K1位芯片組成8K8位的存儲器總結(jié)：22．字?jǐn)U展(地址范圍)字?jǐn)U展用于存儲芯片的位數(shù)滿足要求而字?jǐn)?shù)不夠的情況，是對存儲單元數(shù)量的擴(kuò)展。圖6.18由16K8位芯片組成64K8位的存儲器總結(jié)：字?jǐn)U展的連接方式是將各芯片的地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，而由片選信號來區(qū)分各片地址。2．字?jǐn)U展(地址范圍)圖6.18由16K3表6.6圖6.16中各芯片地址空間分配表A15A14A13A12A11…A1A0說明10000000…00111…11最低地址(0000H)最高地址(3FFFH)20101000…00111…11最低地址(4000H)最高地址(7FFFH)31010000…00111…11最低地址(8000H)最高地址(BFFFH)41111000…00111…11最低地址(C000H)最高地址(FFFFH)地址片號表6.6圖6.16中各芯片地址空間分配表A15A14A43．字位同時擴(kuò)展在實(shí)際應(yīng)用中，往往會遇到字?jǐn)?shù)和位數(shù)都需要擴(kuò)展的情況。若使用lk位存儲器芯片構(gòu)成一個容量為MN位(M>l，N>k)的存儲器，那么這個存儲器共需要(M/l)(N/k)個存儲器芯片。連接時可將這些芯片分成(M/l)個組，每組有(N/k)個芯片，組內(nèi)采用位擴(kuò)展法，組間采用字?jǐn)U展法。圖6.19給出了用2114(1K4)RAM芯片構(gòu)成4K8存儲器的連接方法。3．字位同時擴(kuò)展5圖6.19字位同時擴(kuò)展連接圖圖6.19字位同時擴(kuò)展連接圖6圖中將8片2114芯片分成了4組(RAM1、RAM2、RAM3和RAM4)，每組2片。組內(nèi)用位擴(kuò)展法構(gòu)成1K8的存儲模塊，4個這樣的存儲模塊用字?jǐn)U展法連接便構(gòu)成了4K8的存儲器。用A9A010根地址線對每組芯片進(jìn)行片內(nèi)尋址，同組芯片應(yīng)被同時選中，故同組芯片的片選端應(yīng)并聯(lián)在一起。本例用2–4譯碼器對兩根高位地址線A10A11譯碼，產(chǎn)生4根片選信號線，分別與各組芯片的片選端相連。圖中將8片2114芯片分成了4組(RAM1、76.4.2存儲器與CPU的連接CPU對存儲器進(jìn)行訪問時，首先要在地址總線上發(fā)地址信號，選擇要訪問的存儲單元，還要向存儲器發(fā)出讀/寫控制信號，最后在數(shù)據(jù)總線上進(jìn)行信息交換。因此，存儲器與CPU的連接實(shí)際上就是存儲器與三總線中相關(guān)信號線的連接。1．存儲器與控制總線的連接在控制總線中，與存儲器相連的信號線為數(shù)不多，如8086/8088最小方式下的M/IO(8088為M/IO)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，連接也非常簡單，有時這些控制線(如M/IO)也與地址線一同參與地址譯碼，生成片選信號。6.4.2存儲器與CPU的連接82．存儲器與數(shù)據(jù)總線的連接對于不同型號的CPU，數(shù)據(jù)總線的數(shù)目不一定相同，連接時要特別注意。

8086CPU的數(shù)據(jù)總線有16根，其中高8位數(shù)據(jù)線D15D8接存儲器的高位庫(奇地址庫)，低8位數(shù)據(jù)線D7D0接存儲器的低位庫(偶地址庫)，根據(jù)BHE(選擇奇地址庫)和A0(選擇偶地址庫)的不同狀態(tài)組合決定對存儲器做字操作還是字節(jié)操作。圖6.20給出了由兩片6116(2K8)構(gòu)成的2K字(4K字節(jié))的存儲器與8086CPU的連接情況。8位機(jī)和8088CPU的數(shù)據(jù)總線有8根，存儲器為單一存儲體組織，沒有高低位庫之分，故數(shù)據(jù)線連接較簡單。2．存儲器與數(shù)據(jù)總線的連接9圖6.206116與8086CPU的連接圖6.206116與8086CPU的連接103．存儲器與地址總線的連接前面已經(jīng)提到，對于由多個存儲芯片構(gòu)成的存儲器，其地址線的譯碼被分成片內(nèi)地址譯碼和片間地址譯碼兩部分。片內(nèi)地址譯碼用于對各芯片內(nèi)某存儲單元的選擇，片內(nèi)地址譯碼在芯片內(nèi)部完成，連接時只需將相應(yīng)數(shù)目的低位地址總線與芯片的地址線引腳相連。片間地址譯碼主要用于產(chǎn)生片選信號，以決定每一個存儲芯片在整個存儲單元中的地址范圍，避免各芯片地址空間的重疊。片選信號通常要由高位地址總線經(jīng)譯碼電路生成。3．存儲器與地址總線的連接11

片間地址譯碼一般有線選法、部分譯碼和全譯碼等方法。線選法:直接將某高位地址線接某存儲芯片片選端，然后再由低位地址對該芯片進(jìn)行片內(nèi)尋址。線選法不需外加邏輯電路，線路簡單，但不能充分利用系統(tǒng)的存儲空間，可用于小型微機(jī)系統(tǒng)或芯片較少時。全譯碼:除了地址總線中參與片內(nèi)尋址的低位地址線外，其余所有高位地址線全部參與片間地址譯碼。全譯碼法不會產(chǎn)生地址碼重疊的存儲區(qū)域，對譯碼電路要求較高。部分譯碼:線選法和全譯碼相結(jié)合的方法，即利用高位地址線譯碼產(chǎn)生片選信號時，有的地址線未參加譯碼。這些空閑地址線在需要時還可以對其他芯片進(jìn)行線選。部分譯碼會產(chǎn)生地址碼重疊的存儲區(qū)域。片間地址譯碼一般有線選法、部分譯碼和全譯碼等12譯碼器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引腳圖Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理圖譯碼器74LS138123456789101112131411374LS138的功能表片選輸入編碼輸入輸出E3E2*E1*CBAY7*~Y0*10000011111110（僅Y0*有效）00111111101（僅Y1*有效）01011111011（僅Y2*有效）01111110111（僅Y3*有效）10011101111（僅Y4*有效）10111011111（僅Y5*有效）11010111111（僅Y6*有效）11101111111（僅Y7*有效）非上述情況×××11111111（全無效）74LS138的功能表片選輸入編碼輸入輸出E3E2*E14全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范圍A12~A0A19A18A17A16A15A14A13全譯碼示例A15A16CE31382764A19A12～A15部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19~A15A14~

A12A11~A0一個可用地址1234××10×××10×××10×××10×000001010011全0~全1全0~全1全0~全1全0~全120000H~20FFFH21000H~21FFFH22000H~22FFFH23000H~23FFFH部分譯碼示例138A17A11～A0A14(4)(3)(16線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECEA19~

A15A14A13A12~A0一個可用地址12××××××××××1001全0~全1全0~全104000H~05FFFH02000H~03FFFH切記：

A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用線選譯碼示例A14A12～A0A13(1)2764(2)2717圖6.22字位同時擴(kuò)展連接圖地址范圍？圖6.22字位同時擴(kuò)展連接圖地址范圍？18芯片A15A10A9A0地址范圍RAM1000000000000000011111111110000H03FFHRAM2000001000000000011111111110400H07FFHRAM30000100000000000111111111110800H0BFFHRAM4000011000000000011111111110C00H0FFFH表6.8各組芯片的地址范圍芯片A15A10A9A0地址范圍RAM100000019常用的譯碼芯片有：74LS139（雙2-4譯碼器）和74LS138（3-8譯碼器）等。12345678910111213141516ABCVCC2AG2BGG17YGND0Y1Y2Y3Y4Y5Y6Y圖6.1874LS138引腳及邏輯符號ABC2AG2BGG17Y0Y1Y2Y3Y4Y5Y6Y常用的譯碼芯片有：74LS139（雙2-4譯碼器）和720例6.1設(shè)某8位機(jī)系統(tǒng)需裝6KB的ROM，地址范圍安排在0000H17FFH。請畫出使用EPROM芯片2716構(gòu)成的連接線路圖。【分析】2716的容量為2K×8，需用3片進(jìn)行字?jǐn)U展。2716有8條數(shù)據(jù)線（O7O0）正好與CPU的數(shù)據(jù)總線（D7D0）連接；11條地址線（A10A0）與CPU的低位地址線（A10A0）連接。2716選片信號（CS）的連接是一個難點(diǎn)，需要考慮兩個問題：一是與CPU高位地址線（A15A11）和控制信號（IO／M、RD）如何連接，二是根據(jù)給定的地址范圍如何連接。例6.1設(shè)某8位機(jī)系統(tǒng)需裝6KB的ROM，地址范圍安21各組芯片的地址范圍芯片A15A14A13A12A11A10

A0地址范圍EPROM10000000000000000(最低地址)11111111111(最高地址)0000H07FFHEPROM20000100000000000(最低地址)11111111111(最高地址)0800H0FFFHEPROM30001000000000000(最低地址)11111111111(最高地址)1000H17FFH74LS138G2BG2ACBAG1=RD+IO/M假如選擇譯碼法，根據(jù)給定的地址范圍，可列出3片EPROM的地址范圍如下表所示。各組芯片的地址范圍芯片A15A14A13A12A11A1022【解】根據(jù)上表，EPROM與CPU的連接如圖6.19所示。其中， 高位地址線A11、A12、A14分別與74LS138的輸入端A、B、C連接，A14與使能端G2B連接，A15與使能端G2A連接；控制信號IO/M、RD經(jīng)或非門與使能端G1連接?！窘狻扛鶕?jù)上表，EPROM與CPU的連接如圖6.1923Y01ABCG1G2AG2BY7Y6Y5Y4Y3Y2Y1A15A14A13A12A11A10～A0IO/MRDD7～D0A10～A0A10～A0A10～A0CSO7～O0O7～O0O7～O0PD/PGMPD/PGMPD/PGMCSCSEPROM12716EPROM22716EPROM3271674LS138圖6.19EPROM與CPU的連接Y01ABCG1G2AG2BY7Y6Y5Y4Y3Y2Y1A124例6.2設(shè)用2114靜態(tài)RAM芯片構(gòu)成4K×8位存儲器，試畫出連接線路圖，并寫出每組芯片的地址范圍?！痉治觥?114的結(jié)構(gòu)是1K×4位，要用此芯片構(gòu)成4K×8位的存儲器需進(jìn)行字位同時擴(kuò)展。即可用兩片2114按位擴(kuò)展方法組成1K×8的存儲器組；用8片可組成四組1K×8位的存貯器。【解】根據(jù)以上分析，可畫出RAM與CPU的連接圖，如圖6.20所示。例6.2設(shè)用2114靜態(tài)RAM芯片構(gòu)成4K×8位存25各組芯片的地址范圍芯片組A15A14A13A12A11A10A9

A0地址范圍RAM10010000000000000(最低地址)1111111111(最高地址)2000H23FFHRAM20010010000000000(最低地址)1111111111(最高地址)2400H27FFHRAM30010100000000000(最低地址)1111111111(最高地址)2800H2BFFHRAM40010110000000000(最低地址)1111111111(最高地址)2C00H2FFFH74LS138G2BG2AG1CBAG2A=A14+IO/M各組芯片的地址范圍芯片組A15A14A13A12A11A1026I/O1～I(xiàn)/O4RAM12114A9～A0A11A10D3～D0A9～A0RAM12114I/O1～I(xiàn)/O4WECSWECSI/O1～I(xiàn)/O4RAM22114A9～A0A9～A0RAM22114I/O1～I(xiàn)/O4WECSWECSI/O1～I(xiàn)/O4RAM32114A9～A0A9～A0RAM32114I/O1～I(xiàn)/O4WECSWECSI/O1～I(xiàn)/O4RAM42114A9～A0A9～A0RAM42114I/O1～I(xiàn)/O4WECSWECSD7～D4WRA9～A0A12A15ABC0Y1Y2Y3Y2BG2AG1A13A14G1IO/MI/O1～I(xiàn)/O4RAM12114A9～A0A11A10D3276.5幾種新型存儲器簡介

1．閃速存儲器(FlashMemory)Flash存儲器是1983年由Intel公司首先推出的，其商品化于1988年。就其本質(zhì)而言，F(xiàn)lash存儲器屬于E2PROM類型，在不加電的情況下能長期保持存儲的信息。F1ash存儲器之所以被稱為閃速存儲器，是因?yàn)橛秒姴脸夷芡ㄟ^公共源極或公共襯底加高壓實(shí)現(xiàn)擦除整個存儲矩陣或部分存儲矩陣，速度很快，與E2PROM擦除一個地址(一個字節(jié)或16位字)的時間相同。6.5幾種新型存儲器簡介1．閃速存儲器28

Flash存儲器特點(diǎn)：既有MROM和RAM兩者的性能，又有MROM、DRAM一樣的高密度、低成本和小體積。它是目前惟一具有大容量、非易失性、低價格、可在線改寫和較高速度幾個特性共存的存儲器。同DRAM比較，F(xiàn)1ash存儲器有兩個缺點(diǎn)：可擦寫次數(shù)有限和速度較慢。所以從目前看，它還無望取代DRAM，但它是一種理想的文件存儲介質(zhì)，特別適用于在線編程的大容量、高密度存儲領(lǐng)域。

獨(dú)特優(yōu)點(diǎn)的應(yīng)用，在一些較新的主板上采用FlashROMBIOS，會使得BIOS升級非常方便，在Pentium微機(jī)中已把BIOS系統(tǒng)駐留在Flash存儲器中。Flash存儲器亦可用做固態(tài)大容量存儲器。由于FlashMemory集成度不斷提高，價格降低，使其在便攜機(jī)上取代小容量硬盤已成為可能。Flash存儲器特點(diǎn)：既有MROM和RAM兩者292.同步動態(tài)存儲器SDRAM(SynchronousDRAM)

SDRAM是同步動態(tài)存儲器，又稱為同步DRAM。SDRAM基于雙存儲體結(jié)構(gòu)，內(nèi)含兩個交錯的存儲陣列，當(dāng)CPU從一個存儲體或陣列訪問數(shù)據(jù)的同時，另一個已準(zhǔn)備好讀寫數(shù)據(jù)。

通過兩個存儲陣列的緊密切換，讀取效率得到成倍提高。理論上速度可與CPU頻率同步，與CPU共享一個時鐘周期。SDRAM不僅可用做主存，在顯示卡專用內(nèi)存方面也有廣泛應(yīng)用。對顯示卡來說，數(shù)據(jù)帶寬越寬，同時處理的數(shù)據(jù)就越多，顯示的信息就越多，顯示質(zhì)量也就越高。SDRAM也將應(yīng)用于一種集成主存和顯示內(nèi)存的結(jié)構(gòu)——共享內(nèi)存結(jié)構(gòu)(UMA)當(dāng)中。許多高性能顯示卡價格昂貴，就是因?yàn)槠鋵Ｓ蔑@示內(nèi)存成本極高，UMA技術(shù)利用主存作顯示內(nèi)存，不再需要增加專門的顯示內(nèi)存，因此這種結(jié)構(gòu)在很大程度上降低了系統(tǒng)成本。2.同步動態(tài)存儲器SDRAM(Synchr303．雙數(shù)據(jù)傳輸率同步動態(tài)隨機(jī)存儲器DDRDRAM(DoubleDataRateDRAM)在同步動態(tài)讀寫存儲器SDRAM的基礎(chǔ)上，采用延時鎖定環(huán)(Delay-1ockedLoop)技術(shù)提供數(shù)據(jù)選通信號對數(shù)據(jù)進(jìn)行精確定位，在時鐘脈沖的上升沿和下降沿都可傳輸數(shù)據(jù)(而不是第一代SDRAM僅在時鐘脈沖的下降沿傳輸數(shù)據(jù)，“DDR”即“雙數(shù)據(jù)率”的意思)，這樣就在不提高時鐘頻率的情況下，使數(shù)據(jù)傳輸率提高一倍。由于DDRDRAM需要新的高速時鐘同步電路和符合JEDEC標(biāo)準(zhǔn)的存儲器模塊，所以主板和芯片組的成本較高，一般只能用于高檔服務(wù)器和工作站上。GeForce256顯卡大量采用了DDR存儲器做顯存，顯示效果成倍提升。3．雙數(shù)據(jù)傳輸率同步動態(tài)隨機(jī)存儲器DDR31

4．接口動態(tài)隨機(jī)存儲器DRDRAM(DirectRambusDRAM)

從1996年開始，Rambus公司就在Intel公司的支持下制定出新一代RDRAM標(biāo)準(zhǔn)，這就是DRDRAM。它與傳統(tǒng)DRAM的區(qū)別在于引腳定義會隨命令而變，同一組引腳線可以被定義成地址線，也可以被定義成控制線。其引腳數(shù)僅為正常DRAM的1/3。當(dāng)需要擴(kuò)展芯片容量時，只需要改變命令，不需要增加芯片引腳。這種芯片可以支持400MHz外頻，再利用上升沿和下降沿兩次傳輸數(shù)據(jù)，可以使數(shù)據(jù)傳輸率達(dá)到800MHz。同時通過把單個內(nèi)存芯片的數(shù)據(jù)輸出通道從8位擴(kuò)展成16位，這樣在100MHz時就可以使最大數(shù)據(jù)輸出率達(dá)到1.6GB/s。4．接口動態(tài)隨機(jī)存儲器DRDRAM(Dire32

5．帶高速緩存動態(tài)隨機(jī)存儲器CDRAM(CachedDRAM)

CDRAM是日本三菱電氣公司開發(fā)的專有技術(shù)，通過在DRAM芯片上集成一定數(shù)量的高速SRAM作為高速緩沖存儲器Cache和同步控制接口，來提高存儲器的性能。這種芯片使用單一的+3V電源，低壓TTL輸入輸出電平。目前三菱公司可以提供的CDRAM為4MB和16MB版本，其片內(nèi)Cache為16KB，與128位內(nèi)部總線配合工作，可以實(shí)現(xiàn)100MHz的數(shù)據(jù)訪問。流水線式存取時間為7ns。5．帶高速緩存動態(tài)隨機(jī)存儲器CDRAM(Ca33

6．虛擬通道存儲器VCM(VirtualChannelMemory)

VCM由NEC公司開發(fā)，是一種新興的“緩沖式DRAM”，該技術(shù)將在大容量SDRAM中采用。它集成了所謂的“通道緩沖”，由高速寄存器進(jìn)行配置和控制。在實(shí)現(xiàn)高速數(shù)據(jù)傳輸(即“帶寬”增大)的同時，VCM還維持著與傳統(tǒng)SDRAM的高度兼容性，所以通常也把VCM內(nèi)存稱為VCMSDRAM。在設(shè)計(jì)上，系統(tǒng)(主要是主板)不需要做大的改動，便能提供對VCM的支持。VCM可從內(nèi)存前端進(jìn)程的外部對所集成的這種“通道緩沖”執(zhí)行讀寫操作。對于內(nèi)存單元與通道緩沖之間的數(shù)據(jù)傳輸，以及內(nèi)存單元的預(yù)充電和刷新等內(nèi)部操作，VCM要求它獨(dú)立于前端進(jìn)程進(jìn)行，即后臺處理與前臺處理可同時進(jìn)行。由于專為這種“并行處理”創(chuàng)建了一個支撐架構(gòu)，因而VCM能保持一個非常高的平均數(shù)據(jù)傳輸速度，同時不用對傳統(tǒng)內(nèi)存架構(gòu)進(jìn)行“大手筆”的更改。采用VCM后，系統(tǒng)設(shè)計(jì)人員不必再受限于目前令人捉襟見肘的內(nèi)存工作方式，因?yàn)閮?nèi)存通道的運(yùn)行與管理，都可移交給主板芯片組自己去解決。6．虛擬通道存儲器VCM(VirtualCh347．快速循環(huán)動態(tài)存儲器FCRAM(FastCycleRAM)FCRAM由富士通和東芝公司聯(lián)合開發(fā)，數(shù)據(jù)吞吐速度可達(dá)普通DRAM/SDRAM的4倍。FCRAM將目標(biāo)定位在需要極高內(nèi)存帶寬的應(yīng)用中，比如業(yè)務(wù)繁忙的服務(wù)器以及3D圖形及多媒體處理等。FCRAM最主要的特點(diǎn)便是行、列地址同時(并行)訪問，而不像普通DRAM那樣，以順序方式進(jìn)行(首先訪問行數(shù)據(jù)，再訪問列數(shù)據(jù))。此外，在完成上一次操作之前，F(xiàn)CRAM便能開始下一次操作。為提高內(nèi)存的數(shù)據(jù)吞吐速度，F(xiàn)CRAM和VCM采取了截然不同的兩種方式。前者從內(nèi)部入手，后者則“內(nèi)外一齊抓”，在拓寬內(nèi)存(存儲)單元、芯片接口、內(nèi)存控制器的帶寬上下大功夫。FCRAM的開發(fā)計(jì)劃自1999年2月初便已開始。按照富士通和東芝公司的協(xié)議，它們將聯(lián)合開發(fā)64MB、128MB和256MB的FCRAM。但和VCM、RDRAM內(nèi)存技術(shù)不同的是，它面向的并不是PC機(jī)的內(nèi)存，而是面向諸如顯示內(nèi)存等其他存儲器。7．快速循環(huán)動態(tài)存儲器FCRAM(FastC35作業(yè)P233-2341，2，3，4，6，9舉例5，8，10作業(yè)P233-234366.4存儲器的擴(kuò)展6.4.1存儲芯片的擴(kuò)展存儲芯片的擴(kuò)展包括位擴(kuò)展、字?jǐn)U展和字位同時擴(kuò)展等三種情況。1．位擴(kuò)展位擴(kuò)展是指存儲芯片的字(單元)數(shù)滿足要求而位數(shù)不夠，需對每個存儲單元的位數(shù)進(jìn)行擴(kuò)展。圖6.17給出了使用8片8K1的RAM芯片通過位擴(kuò)展構(gòu)成8K8的存儲器系統(tǒng)的連線圖。6.4存儲器的擴(kuò)展6.4.1存儲芯片的擴(kuò)展37圖6.17用8K1位芯片組成8K8位的存儲器總結(jié)：位擴(kuò)展的連接方式是將各芯片的地址線、片選CS、讀/寫控制線相應(yīng)并聯(lián)，而數(shù)據(jù)線要分別引出。

圖6.17用8K1位芯片組成8K8位的存儲器總結(jié)：382．字?jǐn)U展(地址范圍)字?jǐn)U展用于存儲芯片的位數(shù)滿足要求而字?jǐn)?shù)不夠的情況，是對存儲單元數(shù)量的擴(kuò)展。圖6.18由16K8位芯片組成64K8位的存儲器總結(jié)：字?jǐn)U展的連接方式是將各芯片的地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，而由片選信號來區(qū)分各片地址。2．字?jǐn)U展(地址范圍)圖6.18由16K39表6.6圖6.16中各芯片地址空間分配表A15A14A13A12A11…A1A0說明10000000…00111…11最低地址(0000H)最高地址(3FFFH)20101000…00111…11最低地址(4000H)最高地址(7FFFH)31010000…00111…11最低地址(8000H)最高地址(BFFFH)41111000…00111…11最低地址(C000H)最高地址(FFFFH)地址片號表6.6圖6.16中各芯片地址空間分配表A15A14A403．字位同時擴(kuò)展在實(shí)際應(yīng)用中，往往會遇到字?jǐn)?shù)和位數(shù)都需要擴(kuò)展的情況。若使用lk位存儲器芯片構(gòu)成一個容量為MN位(M>l，N>k)的存儲器，那么這個存儲器共需要(M/l)(N/k)個存儲器芯片。連接時可將這些芯片分成(M/l)個組，每組有(N/k)個芯片，組內(nèi)采用位擴(kuò)展法，組間采用字?jǐn)U展法。圖6.19給出了用2114(1K4)RAM芯片構(gòu)成4K8存儲器的連接方法。3．字位同時擴(kuò)展41圖6.19字位同時擴(kuò)展連接圖圖6.19字位同時擴(kuò)展連接圖42圖中將8片2114芯片分成了4組(RAM1、RAM2、RAM3和RAM4)，每組2片。組內(nèi)用位擴(kuò)展法構(gòu)成1K8的存儲模塊，4個這樣的存儲模塊用字?jǐn)U展法連接便構(gòu)成了4K8的存儲器。用A9A010根地址線對每組芯片進(jìn)行片內(nèi)尋址，同組芯片應(yīng)被同時選中，故同組芯片的片選端應(yīng)并聯(lián)在一起。本例用2–4譯碼器對兩根高位地址線A10A11譯碼，產(chǎn)生4根片選信號線，分別與各組芯片的片選端相連。圖中將8片2114芯片分成了4組(RAM1、436.4.2存儲器與CPU的連接CPU對存儲器進(jìn)行訪問時，首先要在地址總線上發(fā)地址信號，選擇要訪問的存儲單元，還要向存儲器發(fā)出讀/寫控制信號，最后在數(shù)據(jù)總線上進(jìn)行信息交換。因此，存儲器與CPU的連接實(shí)際上就是存儲器與三總線中相關(guān)信號線的連接。1．存儲器與控制總線的連接在控制總線中，與存儲器相連的信號線為數(shù)不多，如8086/8088最小方式下的M/IO(8088為M/IO)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，連接也非常簡單，有時這些控制線(如M/IO)也與地址線一同參與地址譯碼，生成片選信號。6.4.2存儲器與CPU的連接442．存儲器與數(shù)據(jù)總線的連接對于不同型號的CPU，數(shù)據(jù)總線的數(shù)目不一定相同，連接時要特別注意。

8086CPU的數(shù)據(jù)總線有16根，其中高8位數(shù)據(jù)線D15D8接存儲器的高位庫(奇地址庫)，低8位數(shù)據(jù)線D7D0接存儲器的低位庫(偶地址庫)，根據(jù)BHE(選擇奇地址庫)和A0(選擇偶地址庫)的不同狀態(tài)組合決定對存儲器做字操作還是字節(jié)操作。圖6.20給出了由兩片6116(2K8)構(gòu)成的2K字(4K字節(jié))的存儲器與8086CPU的連接情況。8位機(jī)和8088CPU的數(shù)據(jù)總線有8根，存儲器為單一存儲體組織，沒有高低位庫之分，故數(shù)據(jù)線連接較簡單。2．存儲器與數(shù)據(jù)總線的連接45圖6.206116與8086CPU的連接圖6.206116與8086CPU的連接463．存儲器與地址總線的連接前面已經(jīng)提到，對于由多個存儲芯片構(gòu)成的存儲器，其地址線的譯碼被分成片內(nèi)地址譯碼和片間地址譯碼兩部分。片內(nèi)地址譯碼用于對各芯片內(nèi)某存儲單元的選擇，片內(nèi)地址譯碼在芯片內(nèi)部完成，連接時只需將相應(yīng)數(shù)目的低位地址總線與芯片的地址線引腳相連。片間地址譯碼主要用于產(chǎn)生片選信號，以決定每一個存儲芯片在整個存儲單元中的地址范圍，避免各芯片地址空間的重疊。片選信號通常要由高位地址總線經(jīng)譯碼電路生成。3．存儲器與地址總線的連接47

片間地址譯碼一般有線選法、部分譯碼和全譯碼等方法。線選法:直接將某高位地址線接某存儲芯片片選端，然后再由低位地址對該芯片進(jìn)行片內(nèi)尋址。線選法不需外加邏輯電路，線路簡單，但不能充分利用系統(tǒng)的存儲空間，可用于小型微機(jī)系統(tǒng)或芯片較少時。全譯碼:除了地址總線中參與片內(nèi)尋址的低位地址線外，其余所有高位地址線全部參與片間地址譯碼。全譯碼法不會產(chǎn)生地址碼重疊的存儲區(qū)域，對譯碼電路要求較高。部分譯碼:線選法和全譯碼相結(jié)合的方法，即利用高位地址線譯碼產(chǎn)生片選信號時，有的地址線未參加譯碼。這些空閑地址線在需要時還可以對其他芯片進(jìn)行線選。部分譯碼會產(chǎn)生地址碼重疊的存儲區(qū)域。片間地址譯碼一般有線選法、部分譯碼和全譯碼等48譯碼器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引腳圖Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理圖譯碼器74LS138123456789101112131414974LS138的功能表片選輸入編碼輸入輸出E3E2*E1*CBAY7*~Y0*10000011111110（僅Y0*有效）00111111101（僅Y1*有效）01011111011（僅Y2*有效）01111110111（僅Y3*有效）10011101111（僅Y4*有效）10111011111（僅Y5*有效）11010111111（僅Y6*有效）11101111111（僅Y7*有效）非上述情況×××11111111（全無效）74LS138的功能表片選輸入編碼輸入輸出E3E2*E50全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范圍A12~A0A19A18A17A16A15A14A13全譯碼示例A15A16CE31382764A19A12～A51部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19~A15A14~

A12A11~A0一個可用地址1234××10×××10×××10×××10×000001010011全0~全1全0~全1全0~全1全0~全120000H~20FFFH21000H~21FFFH22000H~22FFFH23000H~23FFFH部分譯碼示例138A17A11～A0A14(4)(3)(52線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECEA19~

A15A14A13A12~A0一個可用地址12××××××××××1001全0~全1全0~全104000H~05FFFH02000H~03FFFH切記：

A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用線選譯碼示例A14A12～A0A13(1)2764(2)2753圖6.22字位同時擴(kuò)展連接圖地址范圍？圖6.22字位同時擴(kuò)展連接圖地址范圍？54芯片A15A10A9A0地址范圍RAM1000000000000000011111111110000H03FFHRAM2000001000000000011111111110400H07FFHRAM30000100000000000111111111110800H0BFFHRAM4000011000000000011111111110C00H0FFFH表6.8各組芯片的地址范圍芯片A15A10A9A0地址范圍RAM100000055常用的譯碼芯片有：74LS139（雙2-4譯碼器）和74LS138（3-8譯碼器）等。12345678910111213141516ABCVCC2AG2BGG17YGND0Y1Y2Y3Y4Y5Y6Y圖6.1874LS138引腳及邏輯符號ABC2AG2BGG17Y0Y1Y2Y3Y4Y5Y6Y常用的譯碼芯片有：74LS139（雙2-4譯碼器）和756例6.1設(shè)某8位機(jī)系統(tǒng)需裝6KB的ROM，地址范圍安排在0000H17FFH。請畫出使用EPROM芯片2716構(gòu)成的連接線路圖?！痉治觥?716的容量為2K×8，需用3片進(jìn)行字?jǐn)U展。2716有8條數(shù)據(jù)線（O7O0）正好與CPU的數(shù)據(jù)總線（D7D0）連接；11條地址線（A10A0）與CPU的低位地址線（A10A0）連接。2716選片信號（CS）的連接是一個難點(diǎn)，需要考慮兩個問題：一是與CPU高位地址線（A15A11）和控制信號（IO／M、RD）如何連接，二是根據(jù)給定的地址范圍如何連接。例6.1設(shè)某8位機(jī)系統(tǒng)需裝6KB的ROM，地址范圍安57各組芯片的地址范圍芯片A15A14A13A12A11A10

A0地址范圍EPROM10000000000000000(最低地址)11111111111(最高地址)0000H07FFHEPROM20000100000000000(最低地址)11111111111(最高地址)0800H0FFFHEPROM30001000000000000(最低地址)11111111111(最高地址)1000H17FFH74LS138G2BG2ACBAG1=RD+IO/M假如選擇譯碼法，根據(jù)給定的地址范圍，可列出3片EPROM的地址范圍如下表所示。各組芯片的地址范圍芯片A15A14A13A12A11A1058【解】根據(jù)上表，EPROM與CPU的連接如圖6.19所示。其中， 高位地址線A11、A12、A14分別與74LS138的輸入端A、B、C連接，A14與使能端G2B連接，A15與使能端G2A連接；控制信號IO/M、RD經(jīng)或非門與使能端G1連接?！窘狻扛鶕?jù)上表，EPROM與CPU的連接如圖6.1959Y01ABCG1G2AG2BY7Y6Y5Y4Y3Y2Y1A15A14A13A12A11A10～A0IO/MRDD7～D0A10～A0A10～A0A10～A0CSO7～O0O7～O0O7～O0PD/PGMPD/PGMPD/PGMCSCSEPROM12716EPROM22716EPROM3271674LS138圖6.19EPROM與CPU的連接Y01ABCG1G2AG2BY7Y6Y5Y4Y3Y2Y1A160例6.2設(shè)用2114靜態(tài)RAM芯片構(gòu)成4K×8位存儲器，試畫出連接線路圖，并寫出每組芯片的地址范圍?！痉治觥?114的結(jié)構(gòu)是1K×4位，要用此芯片構(gòu)成4K×8位的存儲器需進(jìn)行字位同時擴(kuò)展。即可用兩片2114按位擴(kuò)展方法組成1K×8的存儲器組；用8片可組成四組1K×8位的存貯器?！窘狻扛鶕?jù)以上分析，可畫出RAM與CPU的連接圖，如圖6.20所示。例6.2設(shè)用2114靜態(tài)RAM芯片構(gòu)成4K×8位存61各組芯片的地址范圍芯片組A15A14A13A12A11A10A9

A0地址范圍RAM10010000000000000(最低地址)1111111111(最高地址)2000H23FFHRAM20010010000000000(最低地址)1111111111(最高地址)2400H27FFHRAM30010100000000000(最低地址)1111111111(最高地址)2800H2BFFHRAM40010110000000000(最低地址)1111111111(最高地址)2C00H2FFFH74LS138G2BG2AG1CBAG2A=A14+IO/M各組芯片的地址范圍芯片組A15A14A13A12A11A1062I/O1～I(xiàn)/O4RAM12114A9～A0A11A10D3～D0A9～A0RAM12114I/O1～I(xiàn)/O4WECSWECSI/O1～I(xiàn)/O4RAM22114A9～A0A9～A0RAM22114I/O1～I(xiàn)/O4WECSWECSI/O1～I(xiàn)/O4RAM32114A9～A0A9～A0RAM32114I/O1～I(xiàn)/O4WECSWECSI/O1～I(xiàn)/O4RAM42114A9～A0A9～A0RAM42114I/O1～I(xiàn)/O4WECSWECSD7～D4WRA9～A0A12A15ABC0Y1Y2Y3Y2BG2AG1A13A14G1IO/MI/O1～I(xiàn)/O4RAM12114A9～A0A11A10D3636.5幾種新型存儲器簡介

1．閃速存儲器(FlashMemory)Flash存儲器是1983年由Intel公司首先推出的，其商品化于1988年。就其本質(zhì)而言，F(xiàn)lash存儲器屬于E2PROM類型，在不加電的情況下能長期保持存儲的信息。F1ash存儲器之所以被稱為閃速存儲器，是因?yàn)橛秒姴脸夷芡ㄟ^公共源極或公共襯底加高壓實(shí)現(xiàn)擦除整個存儲矩陣或部分存儲矩陣，速度很快，與E2PROM擦除一個地址(一個字節(jié)或16位字)的時間相同。6.5幾種新型存儲器簡介1．閃速存儲器64

Flash存儲器特點(diǎn)：既有MROM和RAM兩者的性能，又有MROM、DRAM一樣的高密度、低成本和小體積。它是目前惟一具有大容量、非易失性、低價格、可在線改寫和較高速度幾個特性共存的存儲器。同DRAM比較，F(xiàn)1ash存儲器有兩個缺點(diǎn)：可擦寫次數(shù)有限和速度較慢。所以從目前看，它還無望取代DRAM，但它是一種理想的文件存儲介質(zhì)，特別適用于在線編程的大容量、高密度存儲領(lǐng)域。

獨(dú)特優(yōu)點(diǎn)的應(yīng)用，在一些較新的主板上采用FlashROMBIOS，會使得BIOS升級非常方便，在Pentium微機(jī)中已把BIOS系統(tǒng)駐留在Flash存儲器中。Flash存儲器亦可用做固態(tài)大容量存儲器。由于FlashMemory集成度不斷提高，價格降低，使其在便攜機(jī)上取代小容量硬盤已成為可能。Flash存儲器特點(diǎn)：既有MROM和RAM兩者652.同步動態(tài)存儲器SDRAM(SynchronousDRAM)

SDRAM是同步動態(tài)存儲器，又稱為同步DRAM。SDRAM基于雙存儲體結(jié)構(gòu)，內(nèi)含兩個交錯的存儲陣列，當(dāng)CPU從一個存儲體或陣列訪問數(shù)據(jù)的同時，另一個已準(zhǔn)備好讀寫數(shù)據(jù)。

通過兩個存儲陣列的緊密切換，讀取效率得到成倍提高。理論上速度可與CPU頻率同步，與CPU共享一個時鐘周期。SDRAM不僅可用做主存，在顯示卡專用內(nèi)存方面也有廣泛應(yīng)用。對顯示卡來說，數(shù)據(jù)帶寬越寬，同時處理的數(shù)據(jù)就越多，顯示的信息就越多，顯示質(zhì)量也就越高。SDRAM也將應(yīng)用于一種集成主存和顯示內(nèi)存的結(jié)構(gòu)——共享內(nèi)存結(jié)構(gòu)(UMA)當(dāng)中。許多高性能顯示卡價格昂貴，就是因?yàn)槠鋵Ｓ蔑@示內(nèi)存成本極高，UMA技術(shù)利用主存作顯示內(nèi)存，不再需要增加專門的顯示內(nèi)存，因此這種結(jié)構(gòu)在很大程度上降低了系統(tǒng)成本。2.同步動態(tài)存儲器SDRAM(Synchr663．雙數(shù)據(jù)傳輸率同步動態(tài)隨機(jī)存儲器DDRDRA