現(xiàn)代計算機組成原理課件

現(xiàn)代計算機組成原理

潘

明

潘

松

編著

科學(xué)出版社

現(xiàn)代計算機組成原理潘明潘松編著1第9章32位IP軟核嵌入式系統(tǒng)第9章32位IP軟核嵌入式系統(tǒng)29.1Nios/NiosII軟核處理器目前最有代表性的軟核嵌入式系統(tǒng)處理器分別是Altera的Nios和NiosII核，Xilinx的MicroBlaze核。

9.1Nios/NiosII軟核處理器目前最有代表性的39.2Nios軟核處理器及其設(shè)計流程9.2.1Nios處理器Nios的主要特性

較多的可配置的寄存器。

極大的靈活性和系統(tǒng)可擴展性。

功能強大的開發(fā)工具。9.2Nios軟核處理器及其設(shè)計流程9.2.1Ni49.2Nios軟核處理器及其設(shè)計流程9.2.2Nios處理器內(nèi)部結(jié)構(gòu)圖9-1NiosCPU內(nèi)部結(jié)構(gòu)示意圖

9.2Nios軟核處理器及其設(shè)計流程9.2.2Ni59.2Nios軟核處理器及其設(shè)計流程9.2.3Nios系統(tǒng)硬件開發(fā)流程圖9-2Nios軟硬件開發(fā)流程圖

9.2Nios軟核處理器及其設(shè)計流程9.2.3Ni69.2Nios軟核處理器及其設(shè)計流程9.2.4Nios系統(tǒng)軟件開發(fā)流程1．獲取目標Nios系統(tǒng)SDK2．建立和編譯應(yīng)用軟件3．下載可執(zhí)行代碼到開發(fā)板4．調(diào)試代碼5．代碼為自啟動代碼6．移植到目標硬件9.2Nios軟核處理器及其設(shè)計流程9.2.4Ni79.2Nios軟核處理器及其設(shè)計流程9.2.4Nios系統(tǒng)軟件開發(fā)流程圖9-3Nios軟件開發(fā)流程

9.2Nios軟核處理器及其設(shè)計流程9.2.4Ni89.332位NiosII系統(tǒng)設(shè)計9.3.1NiosII系統(tǒng)的優(yōu)勢1．根據(jù)需要實現(xiàn)不同性能組合可選擇的三種處理器內(nèi)核。數(shù)十種NiosII配備的接口內(nèi)核。無限的DMA信道組合?？膳渲玫挠布败浖{(diào)試特性。

2．良好性能指標選擇多處理器核選擇性能更優(yōu)秀的FPGA系列支持NiosII系統(tǒng)

用戶自定制指令硬件加速3．降低系統(tǒng)成本9.332位NiosII系統(tǒng)設(shè)計9.3.1Nios99.332位NiosII系統(tǒng)設(shè)計9.3.2NiosII系統(tǒng)開發(fā)流程1．NiosII硬件開發(fā)流程2．NiosII軟件設(shè)計流程3．NiosII集成開發(fā)環(huán)境（1）工程管理器

（2）編輯器和編譯器

（3）調(diào)試器

（4）Flash編程器

9.332位NiosII系統(tǒng)設(shè)計9.3.2Nios109.4自定制Avalon總線外設(shè)1．Avalon總線從讀（SlaveRead）

圖9-4Avalon從讀傳輸

9.4自定制Avalon總線外設(shè)1．Avalon總線從讀（119.4自定制Avalon總線外設(shè)1．Avalon總線從讀（SlaveRead）

圖9-5Avalon從讀傳輸時序

9.4自定制Avalon總線外設(shè)1．Avalon總線從讀（129.4自定制Avalon總線外設(shè)2．Avalon總線帶1個延遲狀態(tài)從讀（SlaveRead）

圖9-6Avalon帶延遲從讀傳輸時序

9.4自定制Avalon總線外設(shè)2．Avalon總線帶1個139.4自定制Avalon總線外設(shè)3．自定制Avalon從外設(shè)

圖9-7Nios定制外設(shè)示意圖

9.4自定制Avalon總線外設(shè)3．自定制Avalon從外149.5DMA

圖9-8DMA外設(shè)

9.5DMA圖9-8DMA外設(shè)159.6自定制硬件指令圖9-9自定制指令邏輯模塊

9.6自定制硬件指令圖9-9自定制指令邏輯模塊169.6自定制硬件指令圖9-10自定制指令邏輯模塊接口

9.6自定制硬件指令圖9-10自定制指令邏輯模塊接口179.6自定制硬件指令表9-1信號線的名稱定義

信號名稱寬度方向描述dataa32位（Nios32）Input操作數(shù)datab32位（Nios32）Input操作數(shù)（可選）result32位（Nios32）Output運算結(jié)果clk1InputCPU主時鐘reset1InputCPU復(fù)位clk_en1Input時鐘有效信號start1Input操作啟動信號prefix11Input預(yù)裝載K寄存器值9.6自定制硬件指令表9-1信號線的名稱定義信號名稱189.6自定制硬件指令圖9-115clk周期的自定制指令操作時序

9.6自定制硬件指令圖9-115clk周期的自定制指19現(xiàn)代計算機組成原理

潘

明

潘

松

編著

科學(xué)出版社

現(xiàn)代計算機組成原理潘明潘松編著20第9章32位IP軟核嵌入式系統(tǒng)第9章32位IP軟核嵌入式系統(tǒng)219.1Nios/NiosII軟核處理器目前最有代表性的軟核嵌入式系統(tǒng)處理器分別是Altera的Nios和NiosII核，Xilinx的MicroBlaze核。

9.1Nios/NiosII軟核處理器目前最有代表性的229.2Nios軟核處理器及其設(shè)計流程9.2.1Nios處理器Nios的主要特性

較多的可配置的寄存器。

極大的靈活性和系統(tǒng)可擴展性。

功能強大的開發(fā)工具。9.2Nios軟核處理器及其設(shè)計流程9.2.1Ni239.2Nios軟核處理器及其設(shè)計流程9.2.2Nios處理器內(nèi)部結(jié)構(gòu)圖9-1NiosCPU內(nèi)部結(jié)構(gòu)示意圖

9.2Nios軟核處理器及其設(shè)計流程9.2.2Ni249.2Nios軟核處理器及其設(shè)計流程9.2.3Nios系統(tǒng)硬件開發(fā)流程圖9-2Nios軟硬件開發(fā)流程圖

9.2Nios軟核處理器及其設(shè)計流程9.2.3Ni259.2Nios軟核處理器及其設(shè)計流程9.2.4Nios系統(tǒng)軟件開發(fā)流程1．獲取目標Nios系統(tǒng)SDK2．建立和編譯應(yīng)用軟件3．下載可執(zhí)行代碼到開發(fā)板4．調(diào)試代碼5．代碼為自啟動代碼6．移植到目標硬件9.2Nios軟核處理器及其設(shè)計流程9.2.4Ni269.2Nios軟核處理器及其設(shè)計流程9.2.4Nios系統(tǒng)軟件開發(fā)流程圖9-3Nios軟件開發(fā)流程

9.2Nios軟核處理器及其設(shè)計流程9.2.4Ni279.332位NiosII系統(tǒng)設(shè)計9.3.1NiosII系統(tǒng)的優(yōu)勢1．根據(jù)需要實現(xiàn)不同性能組合可選擇的三種處理器內(nèi)核。數(shù)十種NiosII配備的接口內(nèi)核。無限的DMA信道組合。可配置的硬件及軟件調(diào)試特性。

2．良好性能指標選擇多處理器核選擇性能更優(yōu)秀的FPGA系列支持NiosII系統(tǒng)

用戶自定制指令硬件加速3．降低系統(tǒng)成本9.332位NiosII系統(tǒng)設(shè)計9.3.1Nios289.332位NiosII系統(tǒng)設(shè)計9.3.2NiosII系統(tǒng)開發(fā)流程1．NiosII硬件開發(fā)流程2．NiosII軟件設(shè)計流程3．NiosII集成開發(fā)環(huán)境（1）工程管理器

（2）編輯器和編譯器

（3）調(diào)試器

（4）Flash編程器

9.332位NiosII系統(tǒng)設(shè)計9.3.2Nios299.4自定制Avalon總線外設(shè)1．Avalon總線從讀（SlaveRead）

圖9-4Avalon從讀傳輸

9.4自定制Avalon總線外設(shè)1．Avalon總線從讀（309.4自定制Avalon總線外設(shè)1．Avalon總線從讀（SlaveRead）

圖9-5Avalon從讀傳輸時序

9.4自定制Avalon總線外設(shè)1．Avalon總線從讀（319.4自定制Avalon總線外設(shè)2．Avalon總線帶1個延遲狀態(tài)從讀（SlaveRead）

圖9-6Avalon帶延遲從讀傳輸時序

9.4自定制Avalon總線外設(shè)2．Avalon總線帶1個329.4自定制Avalon總線外設(shè)3．自定制Avalon從外設(shè)

圖9-7Nios定制外設(shè)示意圖

9.4自定制Avalon總線外設(shè)3．自定制Avalon從外339.5DMA

圖9-8DMA外設(shè)

9.5DMA圖9-8DMA外設(shè)349.6自定制硬件指令圖9-9自定制指令邏輯模塊

9.6自定制硬件指令圖9-9自定制指令邏輯模塊359.6自定制硬件指令圖9-10自定制指令邏輯模塊接口

9.6自定制硬件指令圖9-10自定制指令邏輯模塊接口369.6自定制硬件指令表9-1信號線的名稱定義

信號名稱寬度方向描述dataa32位（Nios32）Input操作數(shù)datab32位（Nios32）Input操作數(shù)（可選）result32位（Nios32）Output