MOS集成電路中的元件形成及其寄生效應(yīng)課件

半導體集成電路半導體上節(jié)課內(nèi)容要點兩結(jié)三層雙極晶體管的EM模型三結(jié)四層雙極晶體管的EM模型上節(jié)課內(nèi)容要點兩結(jié)三層雙極晶體管的EM模型C(n)B(p)E(n+)npnpnpS(p)雙極晶體管的四種工作狀態(tài)VBCVBE飽和區(qū)反向工作區(qū)截止區(qū)正向工作區(qū)pnp截止Pnp正向放大基本要求C(n)B(p)E(n+)npnpnpS(p)雙極晶體2022/12/1ECBS2022/11/30ECBS2022/12/1基本知識點雙極晶體管的結(jié)構(gòu)特點集成雙極晶體管的結(jié)構(gòu)隱埋層的作用電隔離的概念寄生晶體管2022/11/30基本知識點雙極晶體管的結(jié)構(gòu)特點2022/12/16第3章MOS集成電路中的元件形成及其寄生效應(yīng)2022/11/306第3章2022/12/1MOS晶體管的結(jié)構(gòu)特點？MOS晶體管如何在硅片上集成？本章設(shè)問：器件結(jié)構(gòu)如何實現(xiàn)（步驟）實現(xiàn)過程（步驟）與NMOS（orPMOS）工藝的實現(xiàn)有什么不同？寄生效應(yīng)？CMOS集成電路有哪些寄生效應(yīng)？寄生效應(yīng)對器件性能的影響？如何減小寄生效應(yīng)的影響？CMOS晶體管如何在硅片上集成？實現(xiàn)過程（步驟）需要用到哪些方法？與單器件的實現(xiàn)有什么不同？與雙極工藝有什么不同？2022/11/30MOS晶體管的結(jié)構(gòu)特點？MOS晶體管如何本節(jié)課內(nèi)容

MOS集成電路的工藝

P阱CMOS工藝

BiCMOS集成電路的工藝

N阱CMOS工藝雙阱CMOS工藝本節(jié)課內(nèi)容MOS集成電路的工藝P阱CMOS工藝源極(S)漏極(D)柵極(G)MOSFET的基本結(jié)構(gòu)絕緣層（SiO2）漏極n+n+P型硅基板柵極（金屬）源極絕緣層（SiO2）漏極p+p+N型硅基板柵極（金屬）源極源極(S)漏極(D)柵極(G)NMOSPMOS源極(S)漏極(D)柵極(G)MOSFET的基本結(jié)構(gòu)絕緣層（MOS晶體管的動作

MOS晶體管實質(zhì)上是一種使電流時而流過，時而切斷的開關(guān)n+n+P-SiMOSFET的基本工作原理源極柵極漏極-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+n+n+P-Si源極柵極漏極-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+----+n+n+P-Si源極柵極漏極-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+----+n+n+P-Si源極柵極漏極-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+----+-----反型層MOS晶體管的動作MOS晶體管實質(zhì)上是一種使n+n+P-siliconsubstratesourcedraingateoxideoxidetopnitridemetalconnectiontosourcemetalconnectiontogatemetalconnectiontodrainpolysilicongatedopedsiliconfieldoxidegateoxideMOS晶體管的立體結(jié)構(gòu)siliconsubstratesourcedrainga在硅襯底上制作MOS晶體管siliconsubstrate在硅襯底上制作MOS晶體管siliconsubstratesiliconsubstrateoxidefieldoxidesiliconsubstrateoxidefieldoxsiliconsubstrateoxidephotoresistsiliconsubstrateoxidephotoresShadowonphotoresistphotoresistExposedareaofphotoresistChromeplatedglassmaskUltravioletLightsiliconsubstrateoxideShadowonphotoresistphotoresi非感光區(qū)域siliconsubstrate感光區(qū)域oxidephotoresist非感光區(qū)域siliconsubstrate感光區(qū)域oxidShadowonphotoresistsiliconsubstrateoxidephotoresistphotoresist顯影Shadowonphotoresistsiliconssiliconsubstrateoxideoxidesiliconsubstratephotoresist腐蝕siliconsubstrateoxideoxidesilsiliconsubstrateoxideoxidesiliconsubstratefieldoxide去膠siliconsubstrateoxideoxidesilsiliconsubstrateoxideoxidegateoxidethinoxidelayersiliconsubstrateoxideoxidegatsiliconsubstrateoxideoxidegateoxidethinoxidelayerpolysiliconsiliconsubstrateoxideoxidegatsiliconsubstrateoxideoxidegategateultra-thingateoxidepolysilicongatesiliconsubstrateoxideoxidegatsiliconsubstrateoxideoxidegategatephotoresistScanningdirectionofionbeamimplantedionsinactiveregionoftransistorsImplantedionsinphotoresisttoberemovedduringresiststrip.sourcedrainionbeamsiliconsubstrateoxideoxidegatsiliconsubstrateoxideoxidegategatesourcedraindopedsiliconsiliconsubstrateoxideoxidegat自對準工藝1.在有源區(qū)上覆蓋一層薄氧化層2.淀積多晶硅3.用多晶硅柵極版圖刻蝕多晶硅4.以多晶硅柵極圖形為掩膜板，刻蝕氧化膜5.離子注入自對準工藝1.在有源區(qū)上覆蓋一層薄氧化層2.淀積多晶硅3.用siliconsubstratesourcedraingatesiliconsubstratesourcedraingasiliconsubstrategatecontactholesdrainsourcesiliconsubstrategatecontacthsiliconsubstrategatecontactholesdrainsourcesiliconsubstrategatecontacth完整的簡單MOS晶體管結(jié)構(gòu)siliconsubstratesourcedraingateoxideoxidetopnitridemetalconnectiontosourcemetalconnectiontogatemetalconnectiontodrainpolysilicongatedopedsiliconfieldoxidegateoxide完整的簡單MOS晶體管結(jié)構(gòu)siliconsubstrateCMOSFETP型sisubn+gateoxiden+gateoxideoxidep+p+n阱CMOSFETP型sisubn+gateoxiden+主要的CMOS工藝VDDP阱工藝N阱工藝雙阱工藝P-P+P+N+N+P+N+VSSVOUTVINVDDN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-Si主要的CMOS工藝VDDP阱工藝N阱工藝雙阱工藝P-P+P+掩膜1：N阱光刻N-wellN-wellP+

P+

N+

N+

P+

N+P-SiN掩膜1：N阱光刻N-wellN-wellP+P+初始氧化初始氧化具體步驟如下：1．生長二氧化硅（濕法氧化）：Si(固體)+2H2OSiO2（固體）+2H2具體步驟如下：Si(固體)+2H2OSiO2（固體）氧化氧化光刻1，刻N阱光刻1，刻N阱2．N阱光刻：涂膠腌膜對準曝光光源顯影2．N阱光刻：涂膠腌膜對準曝光光源顯影MOS集成電路中的元件形成及其寄生效應(yīng)課件刻蝕（等離子體刻蝕）去膠刻蝕（等離子體刻蝕）去膠P摻雜（離子注入）P-去除氧化膜N-well3．N阱摻雜：P摻雜（離子注入）P-去除氧化膜N-well3．N阱摻雜：MOS集成電路中的元件形成及其寄生效應(yīng)課件離子源高壓電源電流積分器離子束離子源高壓電流離子束N阱形成N阱N阱形成N阱掩膜2：光刻有源區(qū)有源區(qū)：nMOS、PMOS

晶體管形成的區(qū)域N-wellN-well淀積氮化硅光刻有源區(qū)場區(qū)氧化去除有源區(qū)氮化硅及二氧化硅SiO2隔離島P+

P+

N+

N+

P+

N+P-SiN掩膜2：光刻有源區(qū)有源區(qū)：nMOS、PMOSN-wellSi3N4淀積Si3N4緩沖用SiO2P-Si

SUBN阱Si3N4淀積Si3N4緩沖用SiO2P-SiSUBN阱N-well1.淀積氮化硅：氧化膜生長（濕法氧化）N-well氮化膜生長N-well涂膠N-well對版曝光有源區(qū)光刻板2.光刻有源區(qū)：N-well1.淀積氮化硅：氧化膜生長（濕法氧化）N-we光刻2，刻有源區(qū)有源區(qū)有源區(qū)N阱光刻2，刻有源區(qū)有源區(qū)有源區(qū)N阱N-well顯影N-well氮化硅刻蝕去膠N-well顯影N-well氮化硅刻蝕去膠3.場區(qū)氧化：N-well場區(qū)氧化（濕法氧化）N-well去除氮化硅薄膜及有源區(qū)SiO23.場區(qū)氧化：N-well場區(qū)氧化（濕法氧化）N-well場氧1N阱場氧1N阱掩膜3：光刻多晶硅N-well去除氮化硅薄膜及有源區(qū)SiO2P-well柵極氧化膜多晶硅柵極生長柵極氧化膜淀積多晶硅光刻多晶硅P+

P+

N+

N+

P+

N+P-SiN掩膜3：光刻多晶硅N-well去除氮化硅薄膜及有源區(qū)Si柵氧化，開啟電壓調(diào)整柵氧化層N阱柵氧化，開啟電壓調(diào)整柵氧化層N阱多晶硅淀積多晶硅柵氧化層N阱多晶硅淀積多晶硅柵氧化層N阱N-well生長柵極氧化膜N-well淀積多晶硅N-well涂膠光刻多晶硅光刻板N-well多晶硅刻蝕N-well生長柵極氧化膜N-well淀積多晶硅N-well掩膜4

：P+區(qū)光刻

1、N+區(qū)光刻

2、離子注入P+，柵區(qū)有多晶硅做掩蔽，稱為硅柵自對準工藝。

3、去膠N-wellN-wellN+N+P+

P+

N+

N+

P+

N+P-SiN掩膜4：P+區(qū)光刻1、N+區(qū)光刻N-wellN-P-wellP+N-wellN+N+P離子注入去膠P-wellP+N-wellN+N+P離子注入去膠光刻4，刻NMOS管硅柵，

磷離子注入形成NMOS管N阱NMOS管硅柵用光刻膠做掩蔽光刻4，刻NMOS管硅柵，

磷離子注入形成NMOS管N阱NM掩膜5

：P+區(qū)光刻

1、P+區(qū)光刻

2、離子注入P+，柵區(qū)有多晶硅做掩蔽，稱為硅柵自對準工藝。

3、去膠N-wellN-wellP+P+P+

P+

N+

N+

P+

N+P-SiNN+N+P-sub掩膜5：P+區(qū)光刻1、P+區(qū)光刻N-wellN-P+磷離子注入去膠N-wellN+N+N-wellN+N+P+P+P-subP-subP+磷離子注入去膠N-wellN+N+N-wellN+N+P光刻5，刻PMOS管硅柵，

硼離子注入及推進，形成PMOS管N阱PMOS管硅柵用光刻膠做掩蔽光刻5，刻PMOS管硅柵，

硼離子注入及推進，形成PMOS管掩膜6

：光刻接觸孔1、淀積PSG.2、光刻接觸孔3、刻蝕接觸孔P-wellP-wellP+P+N+N+磷硅玻璃（PSG)P+

P+

N+

N+

P+

N+P-SiN掩膜6：光刻接觸孔1、淀積PSG.P-wellP-wel掩膜6

：光刻接觸孔P-wellP+P+N+N+淀積PSGP-wellP+P+N+N+光刻接觸孔P-wellP+P+N+N+刻蝕接觸孔P-wellP+P+N+N+去膠掩膜6：光刻接觸孔P-wellP+P+N+N+淀積PSG磷硅玻璃淀積N阱磷硅玻璃磷硅玻璃淀積N阱磷硅玻璃光刻6，刻孔、磷硅玻璃淀積回流（圖中有誤，沒刻出孔)N阱光刻6，刻孔、磷硅玻璃淀積回流（圖中有誤，沒刻出孔)N阱掩膜7

：光刻鋁線1、淀積鋁.2、光刻鋁3、去膠P-wellP-wellP+P+N+N+掩膜7：光刻鋁線1、淀積鋁.P-wellP-wellP+P-wellP+P+N+N+鋁線PSG場氧柵極氧化膜P+區(qū)P-wellN-型硅極板多晶硅N+區(qū)P-wellP+P+N+N+鋁線PSG場氧柵極氧化膜P+區(qū)P蒸鋁、光刻7，刻鋁、

光刻8，刻鈍化孔

（圖中展示的是刻鋁后的圖形）N阱P-SUB磷硅玻璃PMOS管硅柵NMOS管硅柵蒸鋁、光刻7，刻鋁、

光刻8，刻鈍化孔

（圖中展示的是刻鋁后MOS集成電路中的元件形成及其寄生效應(yīng)課件Example:Intel0.25micronProcess5metallayersTi/Al-Cu/Ti/TiNPolysilicondielectricExample:Intel0.25micronProInterconnectImpactonChipInterconnectImpactonChip掩膜8

：刻鈍化孔CircuitPADCHIP掩膜8：刻鈍化孔CircuitPADCHIP2022/12/172MOS晶體管的結(jié)構(gòu)特點上節(jié)課內(nèi)容要點器件結(jié)構(gòu):如何實現(xiàn):工藝步驟gatecontactholesdrainsourcesiliconsubstrate與雙極工藝的不同:器件隔離方式不同工作機理不同在工藝實現(xiàn)過程中有柵氧化膜除了金屬連線外，還有多晶硅柵極連線2022/11/3072MOS晶體管的結(jié)構(gòu)特點上節(jié)課內(nèi)容要點2022/12/1MOS晶體管的結(jié)構(gòu)特點？MOS晶體管如何在硅片上集成？本章設(shè)問：器件結(jié)構(gòu)如何實現(xiàn)（步驟）實現(xiàn)過程（步驟）與NMOS（orPMOS）工藝的實現(xiàn)有什么不同？寄生效應(yīng)？CMOS集成電路有哪些寄生效應(yīng)？寄生效應(yīng)對器件性能的影響？如何減小寄生效應(yīng)的影響？CMOS晶體管如何在硅片上集成？實現(xiàn)過程（步驟）需要用到哪些方法？與單器件的實現(xiàn)有什么不同？與雙極工藝有什么不同？2022/11/30MOS晶體管的結(jié)構(gòu)特點？MOS晶體管如何2022/12/174CMOS晶體管如何在硅片上集成上節(jié)課內(nèi)容要點P-wellP-wellP+P+N+N+電位？P-wellP+P+N+N+N+P+n-Sub存在的寄生效應(yīng)？與NMOS和PMOS單管工藝有什么不同？引入阱的概念2022/11/3074CMOS晶體管如何在硅片上集成上節(jié)課2022/12/175P-wellP-wellP+P+N+N+電位？上節(jié)課內(nèi)容要點P-wellP+P+N+N+N+P+n-Sub存在的寄生效應(yīng)？2022/11/3075P-wellP-wellP+P+N+2022/12/176本節(jié)課內(nèi)容CMOS集成電路的有源寄生效應(yīng)

集成電路中的互連線2022/11/3076本節(jié)課內(nèi)容CMOS集成電路的有2022/12/177§3.4.1場區(qū)寄生MOSFETn+psubstraten+Ln+psubstraten+L措施：1.加厚場氧化層的厚度

2.增加場區(qū)注入工序提高寄生MOS管的閾值電壓2022/11/3077§3.4.1場區(qū)寄生MOSFETn2022/12/178n+psubstraten+Ln+psubstraten+L防止措施：1.增大寄生晶體管“基區(qū)寬度”

2.P型襯底接地或負電位§3.4.2寄生雙極晶體管2022/11/3078n+psubstraten+Ln+2022/12/179P-wellP+P+N+N+VoutVdd(5V)N+P+Vss(0V)RSRWP阱RSRWVddVssN襯底消除措施：

1.減小RS,RW（增加接觸孔數(shù)量，加粗電源、地線,雙阱工藝）

2.降低寄生三極管電流放大倍數(shù)N§3.4.3CMOS集成電路中的閂所效應(yīng)2022/11/3079P-wellP+P+N+N+Vout2022/12/180雙阱CMOS工藝P阱RSRWVddVssN襯底2022/11/3080雙阱CMOS工藝P阱RSRWVddV2022/12/181鳥嘴效應(yīng)侵蝕有源區(qū)2022/11/3081鳥嘴效應(yīng)侵蝕有源區(qū)2022/12/182深亞微米CMOS晶體管結(jié)構(gòu)先進行淺溝槽隔離（STI）工藝，之后采用離子注入方法分別形成n阱和p阱，然后生長柵氧化層和多晶硅，進行多晶硅光刻，接著分別進行nMOS和pMOS的源漏擴展區(qū)注入；若器件采用halo結(jié)構(gòu)，則之后采用與源漏擴展區(qū)注入相反的摻雜類型進行大角度的注入，形成halo結(jié)構(gòu)，然后形成側(cè)墻

，作為下一步源漏重摻雜區(qū)域注入的掩蔽層；進行完源漏重摻雜區(qū)域注入后則進行硅化工藝，形成硅化物。2022/11/3082深亞微米CMOS晶體管結(jié)構(gòu)先進行淺溝2022/12/1832022/11/30832022/12/184技術(shù)展望：SOI技術(shù)（1)無“閂鎖效應(yīng)”（2）結(jié)構(gòu)簡單，工藝簡單，集成密度高。（3）寄生電容小，工作速度快。（4）功耗低。（5）抗輻照性能好。2022/11/3084技術(shù)展望：SOI技術(shù)（1)無“閂鎖2022/12/185第3章MOS集成電路中的元件形成及其寄生效應(yīng)2022/11/3085第3章2022/12/1MOS晶體管的結(jié)構(gòu)特點？MOS晶體管如何在硅片上集成？本章設(shè)問：器件結(jié)構(gòu)如何實現(xiàn)（步驟）實現(xiàn)過程（步驟）與NMOS（orPMOS）工藝的實現(xiàn)有什么不同？寄生效應(yīng)？CMOS集成電路有哪些寄生效應(yīng)？寄生效應(yīng)對器件性能的影響？如何減小寄生效應(yīng)的影響？CMOS晶體管如何在硅片上集成？實現(xiàn)過程（步驟）需要用到哪些方法？與單器件的實現(xiàn)有什么不同？與雙極工藝有什么不同？2022/11/30MOS晶體管的結(jié)構(gòu)特點？MOS晶體管如何本節(jié)課內(nèi)容

MOS集成電路的工藝

P阱CMOS工藝

BiCMOS集成電路的工藝

N阱CMOS工藝雙阱CMOS工藝本節(jié)課內(nèi)容MOS集成電路的工藝P阱CMOS工藝雙阱標準CMOS工藝P+p-epipwellnwellp+n+gateoxideAl(Cu)tungstenSiO2SiO2TiSi2fieldoxide增加器件密度防止寄生晶體管效應(yīng)（閂鎖效應(yīng)）雙阱標準CMOS工藝P+p-epipwellnwellpp-epiP阱n+STITiSi2STI深亞微米CMOS晶體管結(jié)構(gòu)STISTISTIN阱n-n+n-p+p-p+p-源/漏擴展區(qū)淺槽隔離側(cè)墻多晶硅硅化物p-epiP阱n+STITiSi2STI深亞微米CMOS晶體功耗驅(qū)動能力CMOS雙極型Bi-CMOSBiCMOS集成電路工藝功耗驅(qū)動能力CMOS雙極型Bi-CMOSBiCMOS集成電路BiCMOS工藝分類以CMOS工藝為基礎(chǔ)的BiCMOS工藝以雙極工藝為基礎(chǔ)的BiCMOS工藝。BiCMOS工藝分類以CMOS工藝為基礎(chǔ)的BiCMOS工藝以P阱CMOS工藝為基礎(chǔ)的BiCMOS工藝NPN晶體管電流增益??；集電極的串聯(lián)電阻很大;NPN管C極只能接固定電位，從而限制了NPN管的使用以P阱CMOS工藝為基礎(chǔ)的BiCMOS工藝NPN晶體管電流增以N阱CMOS工藝為基礎(chǔ)的BiCMOS工藝NPN具有較薄的基區(qū)，提高了其性能；N阱使得NPN管C極與襯底隔開，可根據(jù)電路需要接電位集電極串聯(lián)電阻還是太大，影響雙極器件的驅(qū)動能力在現(xiàn)有N阱CMOS工藝上增加一塊掩膜板以N阱CMOS工藝為基礎(chǔ)的BiCMOS工藝NPN具有較薄的基

以N阱CMOS工藝為基礎(chǔ)的改進BiCMOS工藝使NPN管的集電極串聯(lián)電阻減小56倍；使CMOS器件的抗閂鎖性能大大提高以N阱CMOS工藝為基礎(chǔ)的改進BiCMOS工藝使N三、后部封裝（在另外廠房）（1）背面減?。?）切片（3）粘片（4）壓焊：金絲球焊（5）切筋（6）整形（7）所封（8）沾錫：保證管腳的電學接觸（9）老化（10）成測（11）打印、包裝三、后部封裝（在另外廠房）金絲劈加熱壓焊金絲劈加熱壓焊三、后部封裝（在另外廠房）三、后部封裝（在另外廠房）MOS集成電路中的元件形成及其寄生效應(yīng)課件半導體集成電路半導體上節(jié)課內(nèi)容要點兩結(jié)三層雙極晶體管的EM模型三結(jié)四層雙極晶體管的EM模型上節(jié)課內(nèi)容要點兩結(jié)三層雙極晶體管的EM模型C(n)B(p)E(n+)npnpnpS(p)雙極晶體管的四種工作狀態(tài)VBCVBE飽和區(qū)反向工作區(qū)截止區(qū)正向工作區(qū)pnp截止Pnp正向放大基本要求C(n)B(p)E(n+)npnpnpS(p)雙極晶體2022/12/1ECBS2022/11/30ECBS2022/12/1基本知識點雙極晶體管的結(jié)構(gòu)特點集成雙極晶體管的結(jié)構(gòu)隱埋層的作用電隔離的概念寄生晶體管2022/11/30基本知識點雙極晶體管的結(jié)構(gòu)特點2022/12/1104第3章MOS集成電路中的元件形成及其寄生效應(yīng)2022/11/306第3章2022/12/1MOS晶體管的結(jié)構(gòu)特點？MOS晶體管如何在硅片上集成？本章設(shè)問：器件結(jié)構(gòu)如何實現(xiàn)（步驟）實現(xiàn)過程（步驟）與NMOS（orPMOS）工藝的實現(xiàn)有什么不同？寄生效應(yīng)？CMOS集成電路有哪些寄生效應(yīng)？寄生效應(yīng)對器件性能的影響？如何減小寄生效應(yīng)的影響？CMOS晶體管如何在硅片上集成？實現(xiàn)過程（步驟）需要用到哪些方法？與單器件的實現(xiàn)有什么不同？與雙極工藝有什么不同？2022/11/30MOS晶體管的結(jié)構(gòu)特點？MOS晶體管如何本節(jié)課內(nèi)容

MOS集成電路的工藝

P阱CMOS工藝

BiCMOS集成電路的工藝

N阱CMOS工藝雙阱CMOS工藝本節(jié)課內(nèi)容MOS集成電路的工藝P阱CMOS工藝源極(S)漏極(D)柵極(G)MOSFET的基本結(jié)構(gòu)絕緣層（SiO2）漏極n+n+P型硅基板柵極（金屬）源極絕緣層（SiO2）漏極p+p+N型硅基板柵極（金屬）源極源極(S)漏極(D)柵極(G)NMOSPMOS源極(S)漏極(D)柵極(G)MOSFET的基本結(jié)構(gòu)絕緣層（MOS晶體管的動作

MOS晶體管實質(zhì)上是一種使電流時而流過，時而切斷的開關(guān)n+n+P-SiMOSFET的基本工作原理源極柵極漏極-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+n+n+P-Si源極柵極漏極-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+----+n+n+P-Si源極柵極漏極-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+----+n+n+P-Si源極柵極漏極-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+----+-----反型層MOS晶體管的動作MOS晶體管實質(zhì)上是一種使n+n+P-siliconsubstratesourcedraingateoxideoxidetopnitridemetalconnectiontosourcemetalconnectiontogatemetalconnectiontodrainpolysilicongatedopedsiliconfieldoxidegateoxideMOS晶體管的立體結(jié)構(gòu)siliconsubstratesourcedrainga在硅襯底上制作MOS晶體管siliconsubstrate在硅襯底上制作MOS晶體管siliconsubstratesiliconsubstrateoxidefieldoxidesiliconsubstrateoxidefieldoxsiliconsubstrateoxidephotoresistsiliconsubstrateoxidephotoresShadowonphotoresistphotoresistExposedareaofphotoresistChromeplatedglassmaskUltravioletLightsiliconsubstrateoxideShadowonphotoresistphotoresi非感光區(qū)域siliconsubstrate感光區(qū)域oxidephotoresist非感光區(qū)域siliconsubstrate感光區(qū)域oxidShadowonphotoresistsiliconsubstrateoxidephotoresistphotoresist顯影Shadowonphotoresistsiliconssiliconsubstrateoxideoxidesiliconsubstratephotoresist腐蝕siliconsubstrateoxideoxidesilsiliconsubstrateoxideoxidesiliconsubstratefieldoxide去膠siliconsubstrateoxideoxidesilsiliconsubstrateoxideoxidegateoxidethinoxidelayersiliconsubstrateoxideoxidegatsiliconsubstrateoxideoxidegateoxidethinoxidelayerpolysiliconsiliconsubstrateoxideoxidegatsiliconsubstrateoxideoxidegategateultra-thingateoxidepolysilicongatesiliconsubstrateoxideoxidegatsiliconsubstrateoxideoxidegategatephotoresistScanningdirectionofionbeamimplantedionsinactiveregionoftransistorsImplantedionsinphotoresisttoberemovedduringresiststrip.sourcedrainionbeamsiliconsubstrateoxideoxidegatsiliconsubstrateoxideoxidegategatesourcedraindopedsiliconsiliconsubstrateoxideoxidegat自對準工藝1.在有源區(qū)上覆蓋一層薄氧化層2.淀積多晶硅3.用多晶硅柵極版圖刻蝕多晶硅4.以多晶硅柵極圖形為掩膜板，刻蝕氧化膜5.離子注入自對準工藝1.在有源區(qū)上覆蓋一層薄氧化層2.淀積多晶硅3.用siliconsubstratesourcedraingatesiliconsubstratesourcedraingasiliconsubstrategatecontactholesdrainsourcesiliconsubstrategatecontacthsiliconsubstrategatecontactholesdrainsourcesiliconsubstrategatecontacth完整的簡單MOS晶體管結(jié)構(gòu)siliconsubstratesourcedraingateoxideoxidetopnitridemetalconnectiontosourcemetalconnectiontogatemetalconnectiontodrainpolysilicongatedopedsiliconfieldoxidegateoxide完整的簡單MOS晶體管結(jié)構(gòu)siliconsubstrateCMOSFETP型sisubn+gateoxiden+gateoxideoxidep+p+n阱CMOSFETP型sisubn+gateoxiden+主要的CMOS工藝VDDP阱工藝N阱工藝雙阱工藝P-P+P+N+N+P+N+VSSVOUTVINVDDN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-Si主要的CMOS工藝VDDP阱工藝N阱工藝雙阱工藝P-P+P+掩膜1：N阱光刻N-wellN-wellP+

P+

N+

N+

P+

N+P-SiN掩膜1：N阱光刻N-wellN-wellP+P+初始氧化初始氧化具體步驟如下：1．生長二氧化硅（濕法氧化）：Si(固體)+2H2OSiO2（固體）+2H2具體步驟如下：Si(固體)+2H2OSiO2（固體）氧化氧化光刻1，刻N阱光刻1，刻N阱2．N阱光刻：涂膠腌膜對準曝光光源顯影2．N阱光刻：涂膠腌膜對準曝光光源顯影MOS集成電路中的元件形成及其寄生效應(yīng)課件刻蝕（等離子體刻蝕）去膠刻蝕（等離子體刻蝕）去膠P摻雜（離子注入）P-去除氧化膜N-well3．N阱摻雜：P摻雜（離子注入）P-去除氧化膜N-well3．N阱摻雜：MOS集成電路中的元件形成及其寄生效應(yīng)課件離子源高壓電源電流積分器離子束離子源高壓電流離子束N阱形成N阱N阱形成N阱掩膜2：光刻有源區(qū)有源區(qū)：nMOS、PMOS

晶體管形成的區(qū)域N-wellN-well淀積氮化硅光刻有源區(qū)場區(qū)氧化去除有源區(qū)氮化硅及二氧化硅SiO2隔離島P+

P+

N+

N+

P+

N+P-SiN掩膜2：光刻有源區(qū)有源區(qū)：nMOS、PMOSN-wellSi3N4淀積Si3N4緩沖用SiO2P-Si

SUBN阱Si3N4淀積Si3N4緩沖用SiO2P-SiSUBN阱N-well1.淀積氮化硅：氧化膜生長（濕法氧化）N-well氮化膜生長N-well涂膠N-well對版曝光有源區(qū)光刻板2.光刻有源區(qū)：N-well1.淀積氮化硅：氧化膜生長（濕法氧化）N-we光刻2，刻有源區(qū)有源區(qū)有源區(qū)N阱光刻2，刻有源區(qū)有源區(qū)有源區(qū)N阱N-well顯影N-well氮化硅刻蝕去膠N-well顯影N-well氮化硅刻蝕去膠3.場區(qū)氧化：N-well場區(qū)氧化（濕法氧化）N-well去除氮化硅薄膜及有源區(qū)SiO23.場區(qū)氧化：N-well場區(qū)氧化（濕法氧化）N-well場氧1N阱場氧1N阱掩膜3：光刻多晶硅N-well去除氮化硅薄膜及有源區(qū)SiO2P-well柵極氧化膜多晶硅柵極生長柵極氧化膜淀積多晶硅光刻多晶硅P+

P+

N+

N+

P+

N+P-SiN掩膜3：光刻多晶硅N-well去除氮化硅薄膜及有源區(qū)Si柵氧化，開啟電壓調(diào)整柵氧化層N阱柵氧化，開啟電壓調(diào)整柵氧化層N阱多晶硅淀積多晶硅柵氧化層N阱多晶硅淀積多晶硅柵氧化層N阱N-well生長柵極氧化膜N-well淀積多晶硅N-well涂膠光刻多晶硅光刻板N-well多晶硅刻蝕N-well生長柵極氧化膜N-well淀積多晶硅N-well掩膜4

：P+區(qū)光刻

1、N+區(qū)光刻

2、離子注入P+，柵區(qū)有多晶硅做掩蔽，稱為硅柵自對準工藝。

3、去膠N-wellN-wellN+N+P+

P+

N+

N+

P+

N+P-SiN掩膜4：P+區(qū)光刻1、N+區(qū)光刻N-wellN-P-wellP+N-wellN+N+P離子注入去膠P-wellP+N-wellN+N+P離子注入去膠光刻4，刻NMOS管硅柵，

磷離子注入形成NMOS管N阱NMOS管硅柵用光刻膠做掩蔽光刻4，刻NMOS管硅柵，

磷離子注入形成NMOS管N阱NM掩膜5

：P+區(qū)光刻

1、P+區(qū)光刻

2、離子注入P+，柵區(qū)有多晶硅做掩蔽，稱為硅柵自對準工藝。

3、去膠N-wellN-wellP+P+P+

P+

N+

N+

P+

N+P-SiNN+N+P-sub掩膜5：P+區(qū)光刻1、P+區(qū)光刻N-wellN-P+磷離子注入去膠N-wellN+N+N-wellN+N+P+P+P-subP-subP+磷離子注入去膠N-wellN+N+N-wellN+N+P光刻5，刻PMOS管硅柵，

硼離子注入及推進，形成PMOS管N阱PMOS管硅柵用光刻膠做掩蔽光刻5，刻PMOS管硅柵，

硼離子注入及推進，形成PMOS管掩膜6

：光刻接觸孔1、淀積PSG.2、光刻接觸孔3、刻蝕接觸孔P-wellP-wellP+P+N+N+磷硅玻璃（PSG)P+

P+

N+

N+

P+

N+P-SiN掩膜6：光刻接觸孔1、淀積PSG.P-wellP-wel掩膜6

：光刻接觸孔P-wellP+P+N+N+淀積PSGP-wellP+P+N+N+光刻接觸孔P-wellP+P+N+N+刻蝕接觸孔P-wellP+P+N+N+去膠掩膜6：光刻接觸孔P-wellP+P+N+N+淀積PSG磷硅玻璃淀積N阱磷硅玻璃磷硅玻璃淀積N阱磷硅玻璃光刻6，刻孔、磷硅玻璃淀積回流（圖中有誤，沒刻出孔)N阱光刻6，刻孔、磷硅玻璃淀積回流（圖中有誤，沒刻出孔)N阱掩膜7

：光刻鋁線1、淀積鋁.2、光刻鋁3、去膠P-wellP-wellP+P+N+N+掩膜7：光刻鋁線1、淀積鋁.P-wellP-wellP+P-wellP+P+N+N+鋁線PSG場氧柵極氧化膜P+區(qū)P-wellN-型硅極板多晶硅N+區(qū)P-wellP+P+N+N+鋁線PSG場氧柵極氧化膜P+區(qū)P蒸鋁、光刻7，刻鋁、

光刻8，刻鈍化孔

（圖中展示的是刻鋁后的圖形）N阱P-SUB磷硅玻璃PMOS管硅柵NMOS管硅柵蒸鋁、光刻7，刻鋁、

光刻8，刻鈍化孔

（圖中展示的是刻鋁后MOS集成電路中的元件形成及其寄生效應(yīng)課件Example:Intel0.25micronProcess5metallayersTi/Al-Cu/Ti/TiNPolysilicondielectricExample:Intel0.25micronProInterconnectImpactonChipInterconnectImpactonChip掩膜8

：刻鈍化孔CircuitPADCHIP掩膜8：刻鈍化孔CircuitPADCHIP2022/12/1170MOS晶體管的結(jié)構(gòu)特點上節(jié)課內(nèi)容要點器件結(jié)構(gòu):如何實現(xiàn):工藝步驟gatecontactholesdrainsourcesiliconsubstrate與雙極工藝的不同:器件隔離方式不同工作機理不同在工藝實現(xiàn)過程中有柵氧化膜除了金屬連線外，還有多晶硅柵極連線2022/11/3072MOS晶體管的結(jié)構(gòu)特點上節(jié)課內(nèi)容要點2022/12/1MOS晶體管的結(jié)構(gòu)特點？MOS晶體管如何在硅片上集成？本章設(shè)問：器件結(jié)構(gòu)如何實現(xiàn)（步驟）實現(xiàn)過程（步驟）與NMOS（orPMOS）工藝的實現(xiàn)有什么不同？寄生效應(yīng)？CMOS集成電路有哪些寄生效應(yīng)？寄生效應(yīng)對器件性能的影響？如何減小寄生效應(yīng)的影響？CMOS晶體管如何在硅片上集成？實現(xiàn)過程（步驟）需要用到哪些方法？與單器件的實現(xiàn)有什么不同？與雙極工藝有什么不同？2022/11/30MOS晶體管的結(jié)構(gòu)特點？MOS晶體管如何2022/12/1172CMOS晶體管如何在硅片上集成上節(jié)課內(nèi)容要點P-wellP-wellP+P+N+N+電位？P-wellP+P+N+N+N+P+n-Sub存在的寄生效應(yīng)？與NMOS和PMOS單管工藝有什么不同？引入阱的概念2022/11/3074CMOS晶體管如何在硅片上集成上節(jié)課2022/12/1173P-wellP-wellP+P+N+N+電位？上節(jié)課內(nèi)容要點P-wellP+P+N+N+N+P+n-Sub存在的寄生效應(yīng)？2022/11/3075P-wellP-wellP+P+N+2022/12/1174本節(jié)課內(nèi)容CMOS集成電路的有源寄生效應(yīng)

集成電路中的互連線2022/11/3076本節(jié)課內(nèi)容CMOS集成電路的有2022/12/1175§3.4.1場區(qū)寄生MOSFETn+psubstraten+Ln+psubstraten+L措施：1.加厚場氧化層的厚度

2.增加場區(qū)注入工序提高寄生MOS管的閾值電壓2022/11/3077§3.4.1場區(qū)寄生MOSFETn2022/12/1176n+psubstraten+Ln+psubstraten+L防止措施：1.增大寄生晶體管“基區(qū)寬度”

2.P型襯底接地或負電位§3.4.2寄生雙極晶體管2022/11/3078n+psubstraten+Ln+2022/12/1177P-wellP+P+N+N+VoutVdd(5V)N+P+Vss(0V)RSRWP阱RSRWVddVssN襯底消除措施：

1.減小RS,RW（增加接觸孔數(shù)量，加粗電源、地線,雙阱工藝）

2.降低寄生三極管電流放大倍數(shù)N§3.4.3CMOS集成電路