5運(yùn)算放大器及頻率補(bǔ)償分解課件

模擬CMOS集成電路設(shè)計(jì)

DesignofAnalogCMOSIntegratedCircuitInstituteofVLSIDesign,HefeiU.ofTech模擬CMOS集成電路設(shè)計(jì)DesignofAnalog第五講

運(yùn)算放大器及頻率補(bǔ)償

1第五講運(yùn)算放大器及頻率補(bǔ)償15.1概述

5.2單級(jí)運(yùn)放

5.3兩級(jí)運(yùn)放

5.4增益的提高

5.5共模反饋

5.6輸入范圍

5.7轉(zhuǎn)換速率

5.8電源抑制

5.9運(yùn)放的頻率補(bǔ)償

5.10運(yùn)放的設(shè)計(jì)

25.1概述5.2單級(jí)運(yùn)放5.3兩級(jí)運(yùn)放5.45.1概述

一、運(yùn)放定義

—

高增益的差動(dòng)放大器，通常增益范圍在101~105。

—運(yùn)放一般用來實(shí)現(xiàn)一個(gè)反饋系統(tǒng)，其開環(huán)增益大小根據(jù)閉環(huán)電路的精度要求來選?。?/p>

環(huán)路增益

βA越大，Y/X對(duì)A的變化越不敏感，通過增加β或A使閉環(huán)增益更加精確。

閉環(huán)增益誤差

35.1概述一、運(yùn)放定義—高增益的差動(dòng)放大器二、性能參數(shù)

1、增益

?

運(yùn)放的開環(huán)增益確定了使用運(yùn)放反饋系統(tǒng)的精度。

?高開環(huán)增益對(duì)于抑制非線性是必須的。

2、小信號(hào)帶寬

?當(dāng)運(yùn)放工作頻率增加，開環(huán)增益下降，反饋系統(tǒng)誤差加大。

?通常定義為單位增益頻率，指運(yùn)放開環(huán)電壓增益下降

到1（或0dB）時(shí)的頻率。

也可以規(guī)定3dB頻率f3dB。

在運(yùn)放的整體設(shè)計(jì)中需對(duì)各參數(shù)進(jìn)行折衷考慮。

對(duì)于單極點(diǎn)系統(tǒng)，A(s）=A0/（1+s/ω0），ω0是3dB帶寬，A0

ω0是增益帶寬積（GBW），決定閉環(huán)系統(tǒng)的時(shí)間常數(shù)。

4二、性能參數(shù)1、增益?運(yùn)放的開環(huán)增益確定了使用運(yùn)放反3、輸出擺幅

?

使用運(yùn)放的多數(shù)系統(tǒng)要求大的電壓擺幅以適應(yīng)大范圍的信號(hào)值。

?

對(duì)大輸出擺幅的需求使全差動(dòng)運(yùn)放使用十分普遍。

4、線性度

?

開環(huán)運(yùn)放有很大的非線性，如漏電流和輸入電壓之間的非線性。

?

提高線性度的方法：

采用全差動(dòng)實(shí)現(xiàn)方式抑制偶次項(xiàng)諧波；

使用閉環(huán)系統(tǒng)，并提供足夠的開環(huán)增益以達(dá)到足夠的精度。

5、噪聲與失調(diào)

?

確定了能被處理的最小信號(hào)電平。

噪聲和輸出擺幅之間的折衷：

電流不變，過驅(qū)動(dòng)電壓降低以提高輸出擺幅，跨導(dǎo)增加，漏電流噪聲增加。

電壓輸出擺幅和器件尺寸、偏置電流、速度相關(guān)，相互牽制，在設(shè)計(jì)時(shí)需全面考慮

大尺寸或大的偏置電流其噪聲和失調(diào)較大

53、輸出擺幅?使用運(yùn)放的多數(shù)系統(tǒng)要求大的電壓擺幅以適6、電源抑制

電源噪聲會(huì)影響運(yùn)放的性能，因此全差動(dòng)結(jié)構(gòu)更受歡迎。

5.2單級(jí)運(yùn)放

簡(jiǎn)單運(yùn)放結(jié)構(gòu)

前面研究的全部差動(dòng)放大器均稱為運(yùn)放。

注意兩個(gè)電路極點(diǎn)區(qū)別

低頻小信號(hào)增益：

()mNoNoPgrr穩(wěn)定性比較

鏡像極點(diǎn)

66、電源抑制電源噪聲會(huì)影響運(yùn)放的性能，因此全“套筒式”共源共柵運(yùn)放

要得到高增益，采用共源共柵結(jié)構(gòu)

單端輸出

增益數(shù)量級(jí)約為：

以減小輸出擺幅，增加極點(diǎn)為代價(jià)。

全差動(dòng)電路輸出擺幅：

鏡像極點(diǎn)

7“套筒式”共源共柵運(yùn)放要得到高增益，采用共源共柵結(jié)構(gòu)單端套筒式運(yùn)放的另一個(gè)缺點(diǎn)：

很難將輸入輸出短接，以形成單位增益緩沖器。

什么條件下，M2和M4工作在飽和區(qū)？

M2飽和

M4飽和

輸出電壓擺幅：

小于閾值電壓

8套筒式運(yùn)放的另一個(gè)缺點(diǎn)：很難將輸入輸出短接，以形成單位增益套筒式共源共柵運(yùn)放的缺點(diǎn)是較小的輸出擺幅，以及

很難將輸入輸出短接以形成單位增益緩沖器。

折疊式共源共柵運(yùn)放可以減小以上不利因素。

最小值可以是0電位

最大值可以是Vdd折疊共源共柵尾電流源

NMOS共源共柵

PMOS共源共柵

9套筒式共源共柵運(yùn)放的缺點(diǎn)是較小的輸出擺幅，以及很難將輸入輸PMOS為輸入對(duì)管的折疊式共源共柵運(yùn)放結(jié)構(gòu)

notice：

（1）ISS1=ISS/2+ID3，折疊結(jié)構(gòu)消耗更大的功率。

（2）輸入共模電平需大于Vb1-VGS3+VTHP，允許將輸入和輸出短接。

輸入對(duì)管尾電流源

折疊共源共柵尾電流源

10PMOS為輸入對(duì)管的折疊式共源共柵運(yùn)放結(jié)構(gòu)notice：折疊式共源共柵運(yùn)放的特點(diǎn)：

（1）大的輸出擺幅

DDOD3OD5OD7OD9單邊輸出擺幅：V-(V+V+V+V)比套筒式共源共柵運(yùn)放的單邊輸

出擺幅小了一個(gè)尾電流源的過驅(qū)

動(dòng)電壓。

M5、M6流過電流大，若器件

尺寸小，需要較大的過驅(qū)動(dòng)電壓。

（2）小信號(hào)增益:1333157779{[()(||)]||[()]}vmmmbooommbooAgggrrrggrr????M5減小了輸出阻抗

增益是NMOS套筒式共源共柵運(yùn)放的1/3~1/2折疊點(diǎn)X點(diǎn)的極點(diǎn)由于具有更大的電容，更靠近原點(diǎn)。

11折疊式共源共柵運(yùn)放的特點(diǎn)：（1）大的輸出擺幅DDOD3Ox331C()mmbgg?

與乘積NMOS為輸入對(duì)管的折疊式共源共柵運(yùn)放結(jié)構(gòu)

與PMOS作為輸入管的結(jié)構(gòu)相比，NMOS作為輸入管的折疊cascode運(yùn)放可以提供更高的增益，但其折疊點(diǎn)上的極點(diǎn)更低（M3跨導(dǎo)低，此外，對(duì)于相同電流，M5的尺寸要更大，電容就更大）。

12x331C()mmbgg?與乘積NMOS為輸入對(duì)管的折疊式與套筒式共源共柵運(yùn)放相比，折疊式共源共柵運(yùn)放：

輸出擺幅大些，但具有較大的功耗、更低的增益和較低的極點(diǎn)頻率。

此外，由于輸入、輸出可以短接，輸入共模電平更容易選擇，獲得更為廣泛的應(yīng)用。

（3）輸入共模電平接近電源的一端電壓（VDD或VSS）

輸入共模電平可以等于VDD以PMOS管為輸入對(duì)管時(shí)，輸入共模電平可以為0電平。

13與套筒式共源共柵運(yùn)放相比，折疊式共源共柵運(yùn)放：輸出擺幅大些套筒式和折疊式共源共柵運(yùn)放也可以設(shè)計(jì)成單端輸出。

VOUT最大值：

VDD—（2VOD+Vth）

VOUT最大值：VDD-2VOD

共源共柵電流鏡

14套筒式和折疊式共源共柵運(yùn)放也可以設(shè)計(jì)成單端輸出。VOUT最單端輸出運(yùn)放（a）與全差動(dòng)運(yùn)放（b）相比，存在缺點(diǎn)：

1、僅能提供輸出擺幅的一半；

2、包含鏡像極點(diǎn)，不如（b）穩(wěn)定。

盡管全差動(dòng)結(jié)構(gòu)需要反饋環(huán)路來確定輸出共模電平，還是全差動(dòng)結(jié)構(gòu)更好！

15單端輸出運(yùn)放（a）與全差動(dòng)運(yùn)放（b）相比，存在缺點(diǎn)：1、僅5.3兩級(jí)運(yùn)放

單級(jí)運(yùn)放的缺點(diǎn)：

1、增益被輸入對(duì)管跨導(dǎo)與輸出阻抗的乘積所限制；

2、要獲得高增益，如采用共源共柵結(jié)構(gòu)，則限制輸出擺幅。

采用兩級(jí)運(yùn)放，將增益和擺幅的要求分開處理：

1、第一級(jí)提供高增益；

2、第二級(jí)提供大的輸出擺幅。

第二級(jí)采用簡(jiǎn)單的共源級(jí)，以提供最大的輸出擺幅。

165.3兩級(jí)運(yùn)放單級(jí)運(yùn)放的缺點(diǎn)：1、增益被輸m1,2o1,2o3,4m5,6o5,6o7,8第一級(jí)增益g(rr)第二級(jí)增益g(rr)12VVAAA?單邊輸出擺幅為：

總增益與共源共柵結(jié)構(gòu)相當(dāng)

17m1,2o1,2o3,4m5,6o5,6o7,8第一級(jí)增益g要獲得高增益，第一級(jí)可以采用共源共柵結(jié)構(gòu)。

18要獲得高增益，第一級(jí)可以采用共源共柵結(jié)構(gòu)。18兩級(jí)運(yùn)放也可以提供單端輸出。

方法之一是將兩個(gè)輸出級(jí)的差

動(dòng)電流轉(zhuǎn)換成單端電壓：

—維持了第一級(jí)的差動(dòng)特性；

—若將輸出與輸入短接，形成

單位增益緩沖器，

其缺點(diǎn)：VOUTmin=VGS2+VISS，

限制了輸出擺幅。

能否級(jí)聯(lián)比兩級(jí)更多的級(jí)數(shù)來獲得更高的增益？

每級(jí)運(yùn)放引入至少一個(gè)極點(diǎn)，多級(jí)運(yùn)放很難保證系統(tǒng)的穩(wěn)定性。

很少用多于兩級(jí)的運(yùn)放。

19兩級(jí)運(yùn)放也可以提供單端輸出。方法之一是將兩個(gè)輸出級(jí)的差動(dòng)5.4增益的提高

增益的提高可以通過進(jìn)一步提高輸出阻抗，而不是增加共源共柵器件！

一個(gè)有效的方法：通過反饋增大輸出阻抗

電流—電壓反饋，提高輸出電阻。

強(qiáng)制Vx=Vb，驅(qū)動(dòng)M2柵極，M2漏極電壓的變化對(duì)Vx的影響減小，輸出阻抗更高

等效為一個(gè)反饋電阻

檢測(cè)電流并轉(zhuǎn)換為電壓

直流偏置

輔助放大器

205.4增益的提高增益的提高可以通過進(jìn)一步提高輸出阻抗，而調(diào)節(jié)型共源共柵

調(diào)節(jié)型共源共柵

130320201g()()VmmmAgrgrr??類似于三層共源共柵的增益

調(diào)節(jié)型共源共柵：Voutmin=VOD2+VGS3普通共源共柵：Voutmin=VOD2+VOD1

輔助放大器減小了輸出擺幅。

對(duì)于小信號(hào)，Vb=0增益為負(fù)還是為正？

0121202303(1)outmoomRrAgrrrAgr?????21調(diào)節(jié)型共源共柵調(diào)節(jié)型共源共柵130320201g()()將調(diào)節(jié)型共源共柵應(yīng)用于差動(dòng)共源共柵結(jié)構(gòu)中：

在差動(dòng)共源共柵級(jí)中采用調(diào)節(jié)型共源共柵提高輸出阻抗

最小輸出電壓為：VOD3+VGS5+VISS2，輸出擺幅比差動(dòng)共源共柵結(jié)構(gòu)小一個(gè)閾值電壓

擺幅的限制來源于增益提高放大器中的NMOS差動(dòng)對(duì)

X、Y為全差動(dòng)信號(hào)

M5、M6差動(dòng)對(duì)尾電流源

22將調(diào)節(jié)型共源共柵應(yīng)用于差動(dòng)共源共柵結(jié)構(gòu)中：在差動(dòng)共源共柵級(jí)PMOS折疊式共源共柵的最小輸入共模電壓可為0對(duì)于PMOS差動(dòng)對(duì)，VX和VY的共模輸入電壓可為0，

對(duì)于該電路，VX和VY電壓

最小電壓為：

,min3outodXVVV??,min311outododISSVVVV???最小輸出電壓：

相當(dāng)于四層共源共柵結(jié)構(gòu)

57705(())mmossoAggrrr??1331157705331(())mmoommmossomooAVgAgrrgggrrrgrr??????

和差動(dòng)共源共柵結(jié)構(gòu)相當(dāng)

23PMOS折疊式共源共柵的最小輸入共模電壓可為0對(duì)于PMOS調(diào)節(jié)型共源共柵技術(shù)可用到共源共柵運(yùn)放的電流源

負(fù)載上：

套筒式共源共柵

折疊式共源共柵

提高輸出阻抗、增益

A1采用PMOS差動(dòng)對(duì)

A2采用NMOS差動(dòng)對(duì)

24調(diào)節(jié)型共源共柵技術(shù)可用到共源共柵運(yùn)放的電流源負(fù)載上：套筒性能比較：

沒有一種結(jié)構(gòu)在所有性能指標(biāo)上都能達(dá)到最優(yōu)，設(shè)計(jì)時(shí)根據(jù)具體的性能要求來選擇最合適的結(jié)構(gòu)

25性能比較：沒有一種結(jié)構(gòu)在所有性能指標(biāo)上都能達(dá)到最優(yōu)，設(shè)計(jì)時(shí)5.5共模反饋

全差動(dòng)電路相對(duì)于單端電路的優(yōu)點(diǎn)：

?

更大的輸出擺幅；

?

避免了鏡像極點(diǎn)，達(dá)到更高的閉環(huán)速度。

然而，全差動(dòng)電路需要“共模反饋”（CMFB）。

？

NMOS電流鏡

確定的

ISS和

PMOS電流鏡

確定的

ID3,4不

匹配

輸入輸出共模電平均為VDD-ISSRD/2實(shí)際上NMOS電流鏡和PMOS電流鏡存在失配，從而引起輸出電壓的變化

輸入輸出共模電平如何確定

差動(dòng)負(fù)反饋

265.5共模反饋全差動(dòng)電路相對(duì)于單端電路電流源失配會(huì)引起輸出共模電壓的變化：

由于NMOS電流鏡確定的ISS和由PMOS電流鏡確定的ID3,4存在不匹配，將產(chǎn)生（IP-IN)（RP||RN)的輸出電壓變化。

差動(dòng)反饋不能確定共模電壓，全差動(dòng)電路需要共模反饋！

27電流源失配會(huì)引起輸出共模電壓的變化：由于NMOS電流鏡確定2012.11.28晚

2012.11.28晚必須增加共模反饋網(wǎng)絡(luò)監(jiān)測(cè)兩輸出端的共模電平，并

調(diào)節(jié)運(yùn)放的偏差電流。

CMFB反饋電路完成：

—檢測(cè)輸出共模電平

—和參考電壓進(jìn)行比較

—將誤差送回放大器偏置網(wǎng)絡(luò)，

調(diào)節(jié)偏置電流。

28必須增加共模反饋網(wǎng)絡(luò)監(jiān)測(cè)兩輸出端的共模電平，并調(diào)節(jié)運(yùn)放的偏1、檢測(cè)輸出共模電平：

R1和R2必須比運(yùn)放的輸出阻抗

大得多，否則會(huì)引起運(yùn)放增益

的下降。

291、檢測(cè)輸出共模電平：R1和R2必須比運(yùn)放的輸出阻抗大得（1）采用源跟隨器和電阻檢測(cè)輸出共模電平

要消除阻性負(fù)載影響，可以在兩個(gè)輸出端與檢測(cè)電阻間插入

源跟隨器。

電壓平移VGS，具有高輸入阻抗

30（1）采用源跟隨器和電阻檢測(cè)輸出共模電平要消除阻性負(fù)載影響缺點(diǎn)：

1、減小了輸出擺幅（減小了一個(gè)閾值電壓）；

2、R1和R2，或I1和I2必須足夠大，以保證輸出端出現(xiàn)大的差動(dòng)擺幅時(shí)，M7和M8不會(huì)“挨餓”。

21outoutVV2112()()outoutXVVIRR???若R1+R2或I1不夠大，IX相對(duì)于

I1足夠大，因此ID7近似為0。

此時(shí)，Vout,CM不代表實(shí)際的

共模輸出電平。

31缺點(diǎn)：1、減小了輸出擺幅（減小了一個(gè)閾值電壓）；2、R1（2）采用工作在線性區(qū)的MOS管檢測(cè)輸出共模電平

M7、M8工作在深線性區(qū)，

在P點(diǎn)引入的總電阻為：

12()nOXCMTHWCVVL???缺點(diǎn)：

Vout，min=VTH，減小了輸出擺幅；

M7、M8保持工作在線性區(qū)較困難

32（2）采用工作在線性區(qū)的MOS管檢測(cè)輸出共模電平M7、M82、反饋并控制輸出共模電平

比較電路，將檢測(cè)的Vout,CM與參考電壓進(jìn)行比較，以負(fù)反饋的形式加到NMOS電流源上。

若Vout，CM增加，尾電流增加，

M5、M6漏電流減小，使

Vout,CM變小。

332、反饋并控制輸出共模電平比較電路，將檢測(cè)的Vout,CM檢測(cè)共模電壓

當(dāng)Vout1、Vout2增加時(shí)，

VP電壓減小，尾電流源

電流增加，輸出共模電平

下降。

全差動(dòng)兩級(jí)運(yùn)放需要兩個(gè)CMFB網(wǎng)絡(luò)，每一級(jí)輸出需要一個(gè)！

Vout,CM對(duì)器件的哦工藝參數(shù)以及Vb的值比較敏感

34檢測(cè)共模電壓當(dāng)Vout1、Vout2增加時(shí)，VP電壓減小5.6輸入范圍限制

輸入共模電平在某些應(yīng)用中要求有寬的輸入擺幅

輸入擺幅接近輸出擺幅

輸出擺幅的限制由輸入差動(dòng)對(duì)確定，而不是由共源共柵支路確定。

Vin,min≈Vout,min=VGS2+VISS，比共源共柵支路

所允許的最小電壓大一個(gè)閾值電壓。

355.6輸入范圍限制輸入共模電平在某些應(yīng)用中如何擴(kuò)展輸入共模范圍？

將NMOS差動(dòng)對(duì)和PMOS差動(dòng)對(duì)結(jié)合起來。

36如何擴(kuò)展輸入共模范圍？將NMOS差動(dòng)對(duì)和PMOS差動(dòng)對(duì)結(jié)合5.7轉(zhuǎn)換速率（slewrate，SR，壓擺率）

?

反饋電路中的運(yùn)放會(huì)出現(xiàn)“轉(zhuǎn)換”的大信號(hào)特性。

?

轉(zhuǎn)換速率：又稱壓擺率，是指在大幅度階躍信號(hào)輸入

情況下，輸出電壓的最大變化率。

Vin為幅值為V0的階躍輸入信號(hào)

階躍響應(yīng)的斜率正比于輸出的終值。

對(duì)于大的階躍輸入，輸出則更陡。

SR=outdVdt375.7轉(zhuǎn)換速率（slewrate，SR，壓擺率）?對(duì)于一個(gè)由運(yùn)放構(gòu)成

的線性反饋系統(tǒng)

斜率正比于終值，

為“線性穩(wěn)定”。

對(duì)于小的輸入階躍，輸出響應(yīng)遵循指數(shù)規(guī)律。

38對(duì)于一個(gè)由運(yùn)放構(gòu)成的線性反饋系統(tǒng)斜率正比于終值，為“線而對(duì)于大的輸入階躍，輸出表現(xiàn)為具有不變的斜率。

這種情況下的運(yùn)放為轉(zhuǎn)換狀態(tài)。此時(shí)輸出響應(yīng)的斜

率為“轉(zhuǎn)換速率”。

大信號(hào)轉(zhuǎn)換狀態(tài)

小信號(hào)放大狀態(tài)

39而對(duì)于大的輸入階躍，輸出表現(xiàn)為具有不變的斜率。這種情況下的運(yùn)放小信號(hào)工作狀態(tài)

隨著電流對(duì)CL的不斷充電，X點(diǎn)電壓逐漸上升，差動(dòng)對(duì)為工作狀態(tài)

40運(yùn)放小信號(hào)工作狀態(tài)隨著電流對(duì)CL的不斷充電，X點(diǎn)電壓逐漸上?

當(dāng)△V大到只使M1導(dǎo)通，而M2關(guān)斷，若忽略被R1、R2抽取的電流，則產(chǎn)生斜率為ISS/CL的斜坡輸出。

?

只要M2維持關(guān)斷，反饋環(huán)路則保持?jǐn)嚅_，對(duì)CL的充電

電流不變，且與Vin無關(guān)。

?

隨著Vout上升，VX上升，M2導(dǎo)通，電路離開轉(zhuǎn)換狀態(tài)，

回到小信號(hào)工作狀態(tài)（放大器狀態(tài)）。

///outSSLoutSSLVICSdVdtIC??41?當(dāng)△V大到只使M1導(dǎo)通，而M2關(guān)斷，若忽略被R1、R2///outSSLoutSSLVICSdVdtIC?????

轉(zhuǎn)換是一種非線性現(xiàn)象，在轉(zhuǎn)換過程中，輸出的變化表現(xiàn)出與輸入無關(guān)的斜率。

?

在處理大信號(hào)的高速電路中，轉(zhuǎn)換是一種不希望的現(xiàn)象，它會(huì)限制大信號(hào)速度，而且轉(zhuǎn)換期間，輸入輸出呈非線性關(guān)系，輸出會(huì)變現(xiàn)很大的失真。

42///outSSLoutSSLVICSdVdtIC?????圖示反饋放大器的轉(zhuǎn)換速率

對(duì)于大的正階躍信號(hào)，轉(zhuǎn)換速率:

1212/[/()]SSICCCC?對(duì)于大的負(fù)階躍信號(hào)，轉(zhuǎn)換速率:

1212/[/()]SSICCCC??43圖示反饋放大器的轉(zhuǎn)換速率對(duì)于大的正階躍信號(hào)，轉(zhuǎn)換速率:全差動(dòng)套筒式運(yùn)放的轉(zhuǎn)換速率

當(dāng)施加大的正階躍電壓，Vout1、Vout2為斜率ISS/2CL的斜率。Vout1-Vout2轉(zhuǎn)換速率為-ISS/CL；同理，施加大的

負(fù)階躍電壓，Vout1-Vout2轉(zhuǎn)換速率為+ISS/CL。

44全差動(dòng)套筒式運(yùn)放的轉(zhuǎn)換速率當(dāng)施加大的正階躍電壓，Vout1單端輸出折疊式運(yùn)放的轉(zhuǎn)換速率

正轉(zhuǎn)換速率為：

/SSLIC若IP>ISS，轉(zhuǎn)換速率和IP無關(guān)，實(shí)際上取IP≈ISS。

45單端輸出折疊式運(yùn)放的轉(zhuǎn)換速率正轉(zhuǎn)換速率為：/SSLIC若5.8電源抑制

運(yùn)放的電源線通常含有噪聲，電源抑制比可以衡量對(duì)

電源噪聲的抑制程度。

電源抑制比（PSRR）：輸入到輸出的增益除以從電源

到輸出的增益。

VVDDAPSRRA?465.8電源抑制運(yùn)放的電源線通常含有噪聲有源電流鏡為負(fù)載的差動(dòng)對(duì)

有源電流鏡為負(fù)載的差動(dòng)對(duì)，其電源抑制比：

電路對(duì)稱，Vout=Vx，

Vx=VDD-VSG，

△Vout=△Vx=△VDD△Vout/△VDD=1??mgNOPONPSRRrr?電源抑制比為：

47有源電流鏡為負(fù)載的差動(dòng)對(duì)有源電流鏡為負(fù)載的差動(dòng)對(duì)，其電源抑

5.9運(yùn)放的頻率補(bǔ)償

?

單端輸出的套筒式運(yùn)放

?

全差動(dòng)輸出的套筒式運(yùn)放

?

兩級(jí)運(yùn)放的補(bǔ)償

運(yùn)放通常包含許多極點(diǎn)，對(duì)于多級(jí)運(yùn)放系統(tǒng)更為如此，因此，運(yùn)放通常必須進(jìn)行“頻率補(bǔ)償”，以使閉環(huán)系統(tǒng)穩(wěn)定。

485.9運(yùn)放的頻率補(bǔ)償?單端輸出的套筒式運(yùn)放?頻率補(bǔ)償?shù)姆椒ǎ?/p>

（a）把總的相移減至最小，使相位

交點(diǎn)往外推

（b）降低增益，使增益交點(diǎn)往里推

極點(diǎn)數(shù)最少，級(jí)數(shù)最少

降低增益，減小帶寬

實(shí)際運(yùn)放設(shè)計(jì)中，在滿足其他要求的情況下，考慮：

1、首先將極點(diǎn)數(shù)減至最??；

2、降低增益，使增益交點(diǎn)向原點(diǎn)移動(dòng)。

49頻率補(bǔ)償?shù)姆椒ǎ海╝）把總的相移減至最小，使相位（1）單端輸出的套筒式運(yùn)放

估算極點(diǎn)的相對(duì)位置：

1、運(yùn)放的輸出電阻高，在中等負(fù)載電容下，輸出極點(diǎn)

最靠近原點(diǎn)，為主極點(diǎn)，通常定位在開環(huán)3dB處。

2、第一非主極點(diǎn)：A點(diǎn)，該結(jié)點(diǎn)電容比X、N的大，CX=CGS5+CGS6+CDB5+CDB3+CGD3，且M5的小信號(hào)電阻為

，也較大。

3、第二非主極點(diǎn)：N點(diǎn)。比較N點(diǎn)和X（Y）點(diǎn)，M4和M7在相同過驅(qū)動(dòng)電壓情況下，PMOS器件寬，N點(diǎn)和Y點(diǎn)對(duì)地小信號(hào)電阻（1/gm）相同，而N點(diǎn)具有較大的電容。

,pout?51mg2/()mDGSTHgIVV??50（1）單端輸出的套筒式運(yùn)放估算極點(diǎn)的相對(duì)位置：1、運(yùn)放的單端輸出套筒式運(yùn)放的環(huán)路增益波特圖

如何補(bǔ)償？

鏡像極點(diǎn)wA通常限制了相位裕度。

使環(huán)路增益下降，增益交點(diǎn)向原點(diǎn)移動(dòng)。

增加負(fù)載電容，降低主極點(diǎn)頻率。

問題：

1、主極點(diǎn)的移動(dòng)只影響幅值曲線，而不影響相位曲線的關(guān)鍵部分。

2、主極點(diǎn)下移多少？

51單端輸出套筒式運(yùn)放的環(huán)路增益波特圖如何補(bǔ)償？鏡像極點(diǎn)wA?

補(bǔ)償后，運(yùn)放的單位增益帶寬為

（鏡像極點(diǎn)，第一非主極點(diǎn)，

滿足基本的45°相位裕度。

?

要使運(yùn)放達(dá)到寬帶，

應(yīng)離原點(diǎn)盡量遠(yuǎn)。

?鏡像極點(diǎn)是不希望的。

,pA?

處增益為1，從

處以

-20dB/dec向原點(diǎn)做一直線，得到

，負(fù)載

電容增加到

,pA?,pA?',pout?',,/poutpout??,pA?降低增益，將增益交點(diǎn)向原點(diǎn)移動(dòng)

52?補(bǔ)償后，運(yùn)放的單位增益帶寬為（鏡像極點(diǎn)更高輸出電阻時(shí)環(huán)路增益波特圖

增加Rout增大低頻增益，雖然主極點(diǎn)向原點(diǎn)移動(dòng)，但并不改善相位裕度。

影響相位裕度的是第一非主極點(diǎn)。

增加Rout，將增益交點(diǎn)向原點(diǎn)移動(dòng)，是否可行？

53更高輸出電阻時(shí)環(huán)路增益波特圖增加Rout增大低頻增益，雖然（2）全差動(dòng)套筒式運(yùn)放

全差動(dòng)套筒式運(yùn)放與單端輸出的套筒式運(yùn)放相比，避免了鏡像極點(diǎn)，僅含一個(gè)非主極點(diǎn)并且位于較高的頻率，更大的帶寬，且電路比較穩(wěn)定。

主極點(diǎn)

非主極點(diǎn)

54（2）全差動(dòng)套筒式運(yùn)放全差動(dòng)套筒式運(yùn)放與單端輸出的套筒式運(yùn)考慮N的極點(diǎn)：

CN與M7輸出電阻并聯(lián)，降低了共源共柵的輸出阻抗：

50505(1)outmNZgrZr???N點(diǎn)對(duì)輸出極點(diǎn)的影響：

?減小輸出阻抗；

?但Zout和負(fù)載電容的并聯(lián)仍保持單極點(diǎn)，其時(shí)間常數(shù)RC為：

輸出電阻和電容

產(chǎn)生的

N節(jié)點(diǎn)

產(chǎn)生的

PMOS共源共柵的極點(diǎn)和輸出極點(diǎn)合并在一起，不產(chǎn)生額外的極點(diǎn)！

071NNZrCS?考慮N點(diǎn)對(duì)輸出極點(diǎn)影響時(shí)，那么實(shí)際極點(diǎn)比不考慮時(shí)略低些，因此可以忽略它的影響，可以說“信號(hào)看不見共源共柵電流源中的極點(diǎn)”

55考慮N的極點(diǎn)：CN與M7輸出電阻并聯(lián)，降低了共源共柵的輸出（3)兩級(jí)運(yùn)放的補(bǔ)償

有三個(gè)極點(diǎn)，X處極點(diǎn)在較高頻率處，而E點(diǎn)小信號(hào)電阻高，A點(diǎn)負(fù)載電容大，電路出現(xiàn)兩個(gè)主極點(diǎn)。

WE和WA的相對(duì)位置取決于設(shè)計(jì)和負(fù)載電容。

56（3)兩級(jí)運(yùn)放的補(bǔ)償有三個(gè)極點(diǎn)，X處極點(diǎn)在較高頻率處，而E兩級(jí)運(yùn)放環(huán)路增益波特圖

極點(diǎn)wp,E和wp,A均靠近原點(diǎn)，相位接近-1800，遠(yuǎn)低于第三個(gè)極點(diǎn)，即在第三個(gè)極點(diǎn)還未產(chǎn)生相移時(shí)，相位裕度都可能已接近零。

如何補(bǔ)償？

--其中一個(gè)主極點(diǎn)必須向遠(yuǎn)點(diǎn)移動(dòng)；

--補(bǔ)償后的單位增益帶寬不可能超過開環(huán)系統(tǒng)的第二極點(diǎn)（wp,A

）的頻率。

--若減小ωE的值，則帶寬被限制在一個(gè)很低的值（wp,A

）。

--要主極點(diǎn)變小，需要一個(gè)很大的補(bǔ)償電容。

假設(shè)wp,E更為主要

57兩級(jí)運(yùn)放環(huán)路增益波特圖極點(diǎn)wp,E和wp,A均靠近原點(diǎn)，相兩級(jí)運(yùn)放的密勒補(bǔ)償

212

(1)1[(1)]eqEvCpEoutEvCCCACRCAC???????密勒補(bǔ)償不僅降低了所需的電容值，還具有一個(gè)重要特性：

—“極點(diǎn)分裂效應(yīng)”，蜜勒補(bǔ)償后，把主極點(diǎn)向靠近原點(diǎn)的方向移動(dòng)，而輸出極點(diǎn)向離開原點(diǎn)的方向移動(dòng)。

解決辦法--密勒補(bǔ)償

兩級(jí)運(yùn)放，第一級(jí)提供高輸出阻抗，

第二級(jí)提供適當(dāng)?shù)脑鲆?，為電容的密?/p>

補(bǔ)償提供條件（可以獲得較大電容）。

用中等的電容建立低頻極點(diǎn)

?第一級(jí)

第二級(jí)

58兩級(jí)運(yùn)放的密勒補(bǔ)償212(1)1[(1)]eqEv兩級(jí)運(yùn)放的簡(jiǎn)化電路

99mZCGDgCC???密勒補(bǔ)償電容對(duì)輸出結(jié)點(diǎn)電容的貢獻(xiàn)不大，但高頻下由于密勒電容的存在，M9柵極和漏極存在低阻抗通道（M9看做二極管連接器件，輸出極點(diǎn)看到地的電阻減小

1199ASLmLmRRgRgR????密勒補(bǔ)償使運(yùn)放兩級(jí)間的極點(diǎn)向原點(diǎn)移動(dòng)，使輸出極點(diǎn)向離開原點(diǎn)的方向移動(dòng)。

與在單個(gè)極間結(jié)點(diǎn)處加補(bǔ)償電容比，密勒補(bǔ)償提供大得多的帶寬！

兩級(jí)運(yùn)放有一個(gè)位于

右半平面的零點(diǎn)：

密勒補(bǔ)償電容

AELCCC??電容增大

,9/()pAmELgCC???,1/pALLRC??補(bǔ)償前極點(diǎn)：

輸出極點(diǎn)比補(bǔ)償前增大gm9RL倍。

第一非主極點(diǎn)，決定帶寬

59兩級(jí)運(yùn)放的簡(jiǎn)化電路99mZCGDgCC???密勒補(bǔ)償電容對(duì)右半平面零點(diǎn)的影響

該右半平面的零點(diǎn)：

?

貢獻(xiàn)更大的相移；

?

減緩了幅值的下降，使增益交點(diǎn)更遠(yuǎn)離原點(diǎn)，降低了穩(wěn)定性。

兩級(jí)運(yùn)放中右半平面零點(diǎn)是一個(gè)嚴(yán)重的問題！

99mZCGDgCC???較小

？

如何消除或移動(dòng)零點(diǎn)

60右半平面零點(diǎn)的影響該右半平面的零點(diǎn)：?貢獻(xiàn)更大的相移增加調(diào)零電阻

91(1/)ZCmZCgR???ZR1CC(1/gm9?RZ)??gm9CL?CERZ?CL?CE?CCgm9CC?CL?CCgm9CC可以將WZ移到左半平面，以便消除第一非主極點(diǎn)的影響，增加帶寬。

解決辦法：增加調(diào)零電阻R與補(bǔ)償電容串聯(lián)。

零點(diǎn)頻率：

若

19ZmRg??則

0z??零點(diǎn)在左半平面

條件

RZ是工作在線性區(qū)的MOS管生成的，

因此需設(shè)計(jì)額外的電路給該MOS管提供合適的柵壓。

改善零點(diǎn)頻率，減小或消除它的影響

缺點(diǎn)是：

1）很難保證式子成立，CL未知或變化時(shí)尤其如此，使RZ設(shè)計(jì)變得十分復(fù)雜。

2）RZ的具體實(shí)現(xiàn)問題

61增加調(diào)零電阻91(1/)ZCmZCgR???ZR1CC(15.10運(yùn)放的設(shè)計(jì)

兩級(jí)CMOS運(yùn)放

主要設(shè)計(jì)指標(biāo)：

1、直流增益AV2、單位增益帶寬GB3、共模輸入范圍ICMR4、負(fù)載電容CL5、壓擺率SR6、輸出電壓擺幅

7、功耗

625.10運(yùn)放的設(shè)計(jì)兩級(jí)CMOS運(yùn)放主要設(shè)計(jì)指標(biāo)：1、計(jì)算公式

12兩個(gè)主要極點(diǎn)：

主極點(diǎn)Wp1，次極點(diǎn)Wp2一個(gè)由密勒補(bǔ)償電容引起的零點(diǎn)Wz1m2-11gPR?2C()主極點(diǎn)RCm21=(1/gCC1Z()加調(diào)零電阻Z-R)M1飽和

M5飽和

OXWCL???鏡像極點(diǎn)和零點(diǎn)基本可以抵消

6301pGBAw?,max31331cmSGTHodTHTHVVDDVVVDDVVV???????1、計(jì)算公式12兩個(gè)主要極點(diǎn)：主極點(diǎn)Wp1，次極點(diǎn)W2、設(shè)計(jì)思路及步驟

1、選擇器件柵長(zhǎng)L1L??2、由負(fù)載電容CL，以及相位裕度，確定補(bǔ)償電容CC2102.2zpGBwGB???由于

才能滿足60°相位裕度

(2)(1)(2)(1)102.2mmCCmmLCggCCggCC??即

得：

0.22CLCC?64012(1/)()(1/)(1/)zwGBppAswAsswsw?????2、設(shè)計(jì)思路及步驟1、選擇器件柵長(zhǎng)L1L??2、由負(fù)載電3、由SR、CC確定差分輸入對(duì)尾電流I55CISRC??4、根據(jù)最大共模輸入電壓，確定M3/M4的過驅(qū)及參數(shù)

,max313313,max13cmSGTHodTHTHodcmTHTHVVDDVVVDDVVVVVDDVVV???????????3532233332()ododpOXIIVVWLC??????5、根據(jù)GB，確定M1的跨導(dǎo)gm1，過驅(qū)，以及參數(shù)

653、由SR、CC確定差分輸入對(duì)尾電流I55CISRC??4151111511511221122mCmodododmododgGBCIIgVVIVgIIVV????????6、根據(jù)最小共模輸入電壓，確定尾電流管M5的過驅(qū)及參數(shù)

,min151155,min115525()2cmGSododTHododcmodTHodVVVVVVVVVVIV??????????66151111511511221122mCmodododmod7、為了達(dá)到60°相位裕度，wp2>2.2GB，由此確定gm6，

I6，M6過驅(qū)及參數(shù)

61612.2=2.2mmLCLmmCggCCCggC?取由M6、M4的鏡像關(guān)系，確定M6參數(shù)

66446662666()=()=1=2mmmododgWWLgLgVIV??檢查M6過驅(qū)Vod6是否滿足最大輸出電壓要求，若不滿足，減小Vod6，（W/L)6減小，gm6減小

67方法1：

方法2：選擇合適的Vod6，滿足最大輸出電壓

6662666=1=2mododgVIV??7、為了達(dá)到60°相位裕度，wp2>2.2GB，由此確定gm8、確定第二級(jí)負(fù)載管M7的尺寸

M5、M7成鏡像關(guān)系：

6755()=()IWWLIL檢查輸出擺幅要求，若不滿足，減小M7過驅(qū)，

(W/L）7增大，I6增大，gm6增大

9、檢查AV和功耗

12=VVVAAA?若不滿足要求：

1）減小I5或I62）增加M2、M4或M6、M7的L，但需同比例增加Wdiss=P56DDSS（I+I)(V-V）688、確定第二級(jí)負(fù)載管M7的尺寸M5、M7成鏡像關(guān)系：67直流電流、W/L和補(bǔ)償電容與性能的關(guān)系

69直流電流、W/L和補(bǔ)償電容與性能的關(guān)系69模擬CMOS集成電路設(shè)計(jì)

DesignofAnalogCMOSIntegratedCircuitInstituteofVLSIDesign,HefeiU.ofTech模擬CMOS集成電路設(shè)計(jì)DesignofAnalog第五講

運(yùn)算放大器及頻率補(bǔ)償

1第五講運(yùn)算放大器及頻率補(bǔ)償15.1概述

5.2單級(jí)運(yùn)放

5.3兩級(jí)運(yùn)放

5.4增益的提高

5.5共模反饋

5.6輸入范圍

5.7轉(zhuǎn)換速率

5.8電源抑制

5.9運(yùn)放的頻率補(bǔ)償

5.10運(yùn)放的設(shè)計(jì)

25.1概述5.2單級(jí)運(yùn)放5.3兩級(jí)運(yùn)放5.45.1概述

一、運(yùn)放定義

—

高增益的差動(dòng)放大器，通常增益范圍在101~105。

—運(yùn)放一般用來實(shí)現(xiàn)一個(gè)反饋系統(tǒng)，其開環(huán)增益大小根據(jù)閉環(huán)電路的精度要求來選取；

環(huán)路增益

βA越大，Y/X對(duì)A的變化越不敏感，通過增加β或A使閉環(huán)增益更加精確。

閉環(huán)增益誤差

35.1概述一、運(yùn)放定義—高增益的差動(dòng)放大器二、性能參數(shù)

1、增益

?

運(yùn)放的開環(huán)增益確定了使用運(yùn)放反饋系統(tǒng)的精度。

?高開環(huán)增益對(duì)于抑制非線性是必須的。

2、小信號(hào)帶寬

?當(dāng)運(yùn)放工作頻率增加，開環(huán)增益下降，反饋系統(tǒng)誤差加大。

?通常定義為單位增益頻率，指運(yùn)放開環(huán)電壓增益下降

到1（或0dB）時(shí)的頻率。

也可以規(guī)定3dB頻率f3dB。

在運(yùn)放的整體設(shè)計(jì)中需對(duì)各參數(shù)進(jìn)行折衷考慮。

對(duì)于單極點(diǎn)系統(tǒng)，A(s）=A0/（1+s/ω0），ω0是3dB帶寬，A0

ω0是增益帶寬積（GBW），決定閉環(huán)系統(tǒng)的時(shí)間常數(shù)。

4二、性能參數(shù)1、增益?運(yùn)放的開環(huán)增益確定了使用運(yùn)放反3、輸出擺幅

?

使用運(yùn)放的多數(shù)系統(tǒng)要求大的電壓擺幅以適應(yīng)大范圍的信號(hào)值。

?

對(duì)大輸出擺幅的需求使全差動(dòng)運(yùn)放使用十分普遍。

4、線性度

?

開環(huán)運(yùn)放有很大的非線性，如漏電流和輸入電壓之間的非線性。

?

提高線性度的方法：

采用全差動(dòng)實(shí)現(xiàn)方式抑制偶次項(xiàng)諧波；

使用閉環(huán)系統(tǒng)，并提供足夠的開環(huán)增益以達(dá)到足夠的精度。

5、噪聲與失調(diào)

?

確定了能被處理的最小信號(hào)電平。

噪聲和輸出擺幅之間的折衷：

電流不變，過驅(qū)動(dòng)電壓降低以提高輸出擺幅，跨導(dǎo)增加，漏電流噪聲增加。

電壓輸出擺幅和器件尺寸、偏置電流、速度相關(guān)，相互牽制，在設(shè)計(jì)時(shí)需全面考慮

大尺寸或大的偏置電流其噪聲和失調(diào)較大

53、輸出擺幅?使用運(yùn)放的多數(shù)系統(tǒng)要求大的電壓擺幅以適6、電源抑制

電源噪聲會(huì)影響運(yùn)放的性能，因此全差動(dòng)結(jié)構(gòu)更受歡迎。

5.2單級(jí)運(yùn)放

簡(jiǎn)單運(yùn)放結(jié)構(gòu)

前面研究的全部差動(dòng)放大器均稱為運(yùn)放。

注意兩個(gè)電路極點(diǎn)區(qū)別

低頻小信號(hào)增益：

()mNoNoPgrr穩(wěn)定性比較

鏡像極點(diǎn)

66、電源抑制電源噪聲會(huì)影響運(yùn)放的性能，因此全“套筒式”共源共柵運(yùn)放

要得到高增益，采用共源共柵結(jié)構(gòu)

單端輸出

增益數(shù)量級(jí)約為：

以減小輸出擺幅，增加極點(diǎn)為代價(jià)。

全差動(dòng)電路輸出擺幅：

鏡像極點(diǎn)

7“套筒式”共源共柵運(yùn)放要得到高增益，采用共源共柵結(jié)構(gòu)單端套筒式運(yùn)放的另一個(gè)缺點(diǎn)：

很難將輸入輸出短接，以形成單位增益緩沖器。

什么條件下，M2和M4工作在飽和區(qū)？

M2飽和

M4飽和

輸出電壓擺幅：

小于閾值電壓

8套筒式運(yùn)放的另一個(gè)缺點(diǎn)：很難將輸入輸出短接，以形成單位增益套筒式共源共柵運(yùn)放的缺點(diǎn)是較小的輸出擺幅，以及

很難將輸入輸出短接以形成單位增益緩沖器。

折疊式共源共柵運(yùn)放可以減小以上不利因素。

最小值可以是0電位

最大值可以是Vdd折疊共源共柵尾電流源

NMOS共源共柵

PMOS共源共柵

9套筒式共源共柵運(yùn)放的缺點(diǎn)是較小的輸出擺幅，以及很難將輸入輸PMOS為輸入對(duì)管的折疊式共源共柵運(yùn)放結(jié)構(gòu)

notice：

（1）ISS1=ISS/2+ID3，折疊結(jié)構(gòu)消耗更大的功率。

（2）輸入共模電平需大于Vb1-VGS3+VTHP，允許將輸入和輸出短接。

輸入對(duì)管尾電流源

折疊共源共柵尾電流源

10PMOS為輸入對(duì)管的折疊式共源共柵運(yùn)放結(jié)構(gòu)notice：折疊式共源共柵運(yùn)放的特點(diǎn)：

（1）大的輸出擺幅

DDOD3OD5OD7OD9單邊輸出擺幅：V-(V+V+V+V)比套筒式共源共柵運(yùn)放的單邊輸

出擺幅小了一個(gè)尾電流源的過驅(qū)

動(dòng)電壓。

M5、M6流過電流大，若器件

尺寸小，需要較大的過驅(qū)動(dòng)電壓。

（2）小信號(hào)增益:1333157779{[()(||)]||[()]}vmmmbooommbooAgggrrrggrr????M5減小了輸出阻抗

增益是NMOS套筒式共源共柵運(yùn)放的1/3~1/2折疊點(diǎn)X點(diǎn)的極點(diǎn)由于具有更大的電容，更靠近原點(diǎn)。

11折疊式共源共柵運(yùn)放的特點(diǎn)：（1）大的輸出擺幅DDOD3Ox331C()mmbgg?

與乘積NMOS為輸入對(duì)管的折疊式共源共柵運(yùn)放結(jié)構(gòu)

與PMOS作為輸入管的結(jié)構(gòu)相比，NMOS作為輸入管的折疊cascode運(yùn)放可以提供更高的增益，但其折疊點(diǎn)上的極點(diǎn)更低（M3跨導(dǎo)低，此外，對(duì)于相同電流，M5的尺寸要更大，電容就更大）。

12x331C()mmbgg?與乘積NMOS為輸入對(duì)管的折疊式與套筒式共源共柵運(yùn)放相比，折疊式共源共柵運(yùn)放：

輸出擺幅大些，但具有較大的功耗、更低的增益和較低的極點(diǎn)頻率。

此外，由于輸入、輸出可以短接，輸入共模電平更容易選擇，獲得更為廣泛的應(yīng)用。

（3）輸入共模電平接近電源的一端電壓（VDD或VSS）

輸入共模電平可以等于VDD以PMOS管為輸入對(duì)管時(shí)，輸入共模電平可以為0電平。

13與套筒式共源共柵運(yùn)放相比，折疊式共源共柵運(yùn)放：輸出擺幅大些套筒式和折疊式共源共柵運(yùn)放也可以設(shè)計(jì)成單端輸出。

VOUT最大值：

VDD—（2VOD+Vth）

VOUT最大值：VDD-2VOD

共源共柵電流鏡

14套筒式和折疊式共源共柵運(yùn)放也可以設(shè)計(jì)成單端輸出。VOUT最單端輸出運(yùn)放（a）與全差動(dòng)運(yùn)放（b）相比，存在缺點(diǎn)：

1、僅能提供輸出擺幅的一半；

2、包含鏡像極點(diǎn)，不如（b）穩(wěn)定。

盡管全差動(dòng)結(jié)構(gòu)需要反饋環(huán)路來確定輸出共模電平，還是全差動(dòng)結(jié)構(gòu)更好！

15單端輸出運(yùn)放（a）與全差動(dòng)運(yùn)放（b）相比，存在缺點(diǎn)：1、僅5.3兩級(jí)運(yùn)放

單級(jí)運(yùn)放的缺點(diǎn)：

1、增益被輸入對(duì)管跨導(dǎo)與輸出阻抗的乘積所限制；

2、要獲得高增益，如采用共源共柵結(jié)構(gòu)，則限制輸出擺幅。

采用兩級(jí)運(yùn)放，將增益和擺幅的要求分開處理：

1、第一級(jí)提供高增益；

2、第二級(jí)提供大的輸出擺幅。

第二級(jí)采用簡(jiǎn)單的共源級(jí)，以提供最大的輸出擺幅。

165.3兩級(jí)運(yùn)放單級(jí)運(yùn)放的缺點(diǎn)：1、增益被輸m1,2o1,2o3,4m5,6o5,6o7,8第一級(jí)增益g(rr)第二級(jí)增益g(rr)12VVAAA?單邊輸出擺幅為：

總增益與共源共柵結(jié)構(gòu)相當(dāng)

17m1,2o1,2o3,4m5,6o5,6o7,8第一級(jí)增益g要獲得高增益，第一級(jí)可以采用共源共柵結(jié)構(gòu)。

18要獲得高增益，第一級(jí)可以采用共源共柵結(jié)構(gòu)。18兩級(jí)運(yùn)放也可以提供單端輸出。

方法之一是將兩個(gè)輸出級(jí)的差

動(dòng)電流轉(zhuǎn)換成單端電壓：

—維持了第一級(jí)的差動(dòng)特性；

—若將輸出與輸入短接，形成

單位增益緩沖器，

其缺點(diǎn)：VOUTmin=VGS2+VISS，

限制了輸出擺幅。

能否級(jí)聯(lián)比兩級(jí)更多的級(jí)數(shù)來獲得更高的增益？

每級(jí)運(yùn)放引入至少一個(gè)極點(diǎn)，多級(jí)運(yùn)放很難保證系統(tǒng)的穩(wěn)定性。

很少用多于兩級(jí)的運(yùn)放。

19兩級(jí)運(yùn)放也可以提供單端輸出。方法之一是將兩個(gè)輸出級(jí)的差動(dòng)5.4增益的提高

增益的提高可以通過進(jìn)一步提高輸出阻抗，而不是增加共源共柵器件！

一個(gè)有效的方法：通過反饋增大輸出阻抗

電流—電壓反饋，提高輸出電阻。

強(qiáng)制Vx=Vb，驅(qū)動(dòng)M2柵極，M2漏極電壓的變化對(duì)Vx的影響減小，輸出阻抗更高

等效為一個(gè)反饋電阻

檢測(cè)電流并轉(zhuǎn)換為電壓

直流偏置

輔助放大器

205.4增益的提高增益的提高可以通過進(jìn)一步提高輸出阻抗，而調(diào)節(jié)型共源共柵

調(diào)節(jié)型共源共柵

130320201g()()VmmmAgrgrr??類似于三層共源共柵的增益

調(diào)節(jié)型共源共柵：Voutmin=VOD2+VGS3普通共源共柵：Voutmin=VOD2+VOD1

輔助放大器減小了輸出擺幅。

對(duì)于小信號(hào)，Vb=0增益為負(fù)還是為正？

0121202303(1)outmoomRrAgrrrAgr?????21調(diào)節(jié)型共源共柵調(diào)節(jié)型共源共柵130320201g()()將調(diào)節(jié)型共源共柵應(yīng)用于差動(dòng)共源共柵結(jié)構(gòu)中：

在差動(dòng)共源共柵級(jí)中采用調(diào)節(jié)型共源共柵提高輸出阻抗

最小輸出電壓為：VOD3+VGS5+VISS2，輸出擺幅比差動(dòng)共源共柵結(jié)構(gòu)小一個(gè)閾值電壓

擺幅的限制來源于增益提高放大器中的NMOS差動(dòng)對(duì)

X、Y為全差動(dòng)信號(hào)

M5、M6差動(dòng)對(duì)尾電流源

22將調(diào)節(jié)型共源共柵應(yīng)用于差動(dòng)共源共柵結(jié)構(gòu)中：在差動(dòng)共源共柵級(jí)PMOS折疊式共源共柵的最小輸入共模電壓可為0對(duì)于PMOS差動(dòng)對(duì)，VX和VY的共模輸入電壓可為0，

對(duì)于該電路，VX和VY電壓

最小電壓為：

,min3outodXVVV??,min311outododISSVVVV???最小輸出電壓：

相當(dāng)于四層共源共柵結(jié)構(gòu)

57705(())mmossoAggrrr??1331157705331(())mmoommmossomooAVgAgrrgggrrrgrr??????

和差動(dòng)共源共柵結(jié)構(gòu)相當(dāng)

23PMOS折疊式共源共柵的最小輸入共模電壓可為0對(duì)于PMOS調(diào)節(jié)型共源共柵技術(shù)可用到共源共柵運(yùn)放的電流源

負(fù)載上：

套筒式共源共柵

折疊式共源共柵

提高輸出阻抗、增益

A1采用PMOS差動(dòng)對(duì)

A2采用NMOS差動(dòng)對(duì)

24調(diào)節(jié)型共源共柵技術(shù)可用到共源共柵運(yùn)放的電流源負(fù)載上：套筒性能比較：

沒有一種結(jié)構(gòu)在所有性能指標(biāo)上都能達(dá)到最優(yōu)，設(shè)計(jì)時(shí)根據(jù)具體的性能要求來選擇最合適的結(jié)構(gòu)

25性能比較：沒有一種結(jié)構(gòu)在所有性能指標(biāo)上都能達(dá)到最優(yōu)，設(shè)計(jì)時(shí)5.5共模反饋

全差動(dòng)電路相對(duì)于單端電路的優(yōu)點(diǎn)：

?

更大的輸出擺幅；

?

避免了鏡像極點(diǎn)，達(dá)到更高的閉環(huán)速度。

然而，全差動(dòng)電路需要“共模反饋”（CMFB）。

？

NMOS電流鏡

確定的

ISS和

PMOS電流鏡

確定的

ID3,4不

匹配

輸入輸出共模電平均為VDD-ISSRD/2實(shí)際上NMOS電流鏡和PMOS電流鏡存在失配，從而引起輸出電壓的變化

輸入輸出共模電平如何確定

差動(dòng)負(fù)反饋

265.5共模反饋全差動(dòng)電路相對(duì)于單端電路電流源失配會(huì)引起輸出共模電壓的變化：

由于NMOS電流鏡確定的ISS和由PMOS電流鏡確定的ID3,4存在不匹配，將產(chǎn)生（IP-IN)（RP||RN)的輸出電壓變化。

差動(dòng)反饋不能確定共模電壓，全差動(dòng)電路需要共模反饋！

27電流源失配會(huì)引起輸出共模電壓的變化：由于NMOS電流鏡確定2012.11.28晚

2012.11.28晚必須增加共模反饋網(wǎng)絡(luò)監(jiān)測(cè)兩輸出端的共模電平，并

調(diào)節(jié)運(yùn)放的偏差電流。

CMFB反饋電路完成：

—檢測(cè)輸出共模電平

—和參考電壓進(jìn)行比較

—將誤差送回放大器偏置網(wǎng)絡(luò)，

調(diào)節(jié)偏置電流。

28必須增加共模反饋網(wǎng)絡(luò)監(jiān)測(cè)兩輸出端的共模電平，并調(diào)節(jié)運(yùn)放的偏1、檢測(cè)輸出共模電平：

R1和R2必須比運(yùn)放的輸出阻抗

大得多，否則會(huì)引起運(yùn)放增益

的下降。

291、檢測(cè)輸出共模電平：R1和R2必須比運(yùn)放的輸出阻抗大得（1）采用源跟隨器和電阻檢測(cè)輸出共模電平

要消除阻性負(fù)載影響，可以在兩個(gè)輸出端與檢測(cè)電阻間插入

源跟隨器。

電壓平移VGS，具有高輸入阻抗

30（1）采用源跟隨器和電阻檢測(cè)輸出共模電平要消除阻性負(fù)載影響缺點(diǎn)：

1、減小了輸出擺幅（減小了一個(gè)閾值電壓）；

2、R1和R2，或I1和I2必須足夠大，以保證輸出端出現(xiàn)大的差動(dòng)擺幅時(shí)，M7和M8不會(huì)“挨餓”。

21outoutVV2112()()outoutXVVIRR???若R1+R2或I1不夠大，IX相對(duì)于

I1足夠大，因此ID7近似為0。

此時(shí)，Vout,CM不代表實(shí)際的

共模輸出電平。

31缺點(diǎn)：1、減小了輸出擺幅（減小了一個(gè)閾值電壓）；2、R1（2）采用工作在線性區(qū)的MOS管檢測(cè)輸出共模電平

M7、M8工作在深線性區(qū)，

在P點(diǎn)引入的總電阻為：

12()nOXCMTHWCVVL???缺點(diǎn)：

Vout，min=VTH，減小了輸出擺幅；

M7、M8保持工作在線性區(qū)較困難

32（2）采用工作在線性區(qū)的MOS管檢測(cè)輸出共模電平M7、M82、反饋并控制輸出共模電平

比較電路，將檢測(cè)的Vout,CM與參考電壓進(jìn)行比較，以負(fù)反饋的形式加到NMOS電流源上。

若Vout，CM增加，尾電流增加，

M5、M6漏電流減小，使

Vout,CM變小。

332、反饋并控制輸出共模電平比較電路，將檢測(cè)的Vout,CM檢測(cè)共模電壓

當(dāng)Vout1、Vout2增加時(shí)，

VP電壓減小，尾電流源

電流增加，輸出共模電平

下降。

全差動(dòng)兩級(jí)運(yùn)放需要兩個(gè)CMFB網(wǎng)絡(luò)，每一級(jí)輸出需要一個(gè)！

Vout,CM對(duì)器件的哦工藝參數(shù)以及Vb的值比較敏感

34檢測(cè)共模電壓當(dāng)Vout1、Vout2增加時(shí)，VP電壓減小5.6輸入范圍限制

輸入共模電平在某些應(yīng)用中要求有寬的輸入擺幅

輸入擺幅接近輸出擺幅

輸出擺幅的限制由輸入差動(dòng)對(duì)確定，而不是由共源共柵支路確定。

Vin,min≈Vout,min=VGS2+VISS，比共源共柵支路

所允許的最小電壓大一個(gè)閾值電壓。

355.6輸入范圍限制輸入共模電平在某些應(yīng)用中如何擴(kuò)展輸入共模范圍？

將NMOS差動(dòng)對(duì)和PMOS差動(dòng)對(duì)結(jié)合起來。

36如何擴(kuò)展輸入共模范圍？將NMOS差動(dòng)對(duì)和PMOS差動(dòng)對(duì)結(jié)合5.7轉(zhuǎn)換速率（slewrate，SR，壓擺率）

?

反饋電路中的運(yùn)放會(huì)出現(xiàn)“轉(zhuǎn)換”的大信號(hào)特性。

?

轉(zhuǎn)換速率：又稱壓擺率，是指在大幅度階躍信號(hào)輸入

情況下，輸出電壓的最大變化率。

Vin為幅值為V0的階躍輸入信號(hào)

階躍響應(yīng)的斜率正比于輸出的終值。

對(duì)于大的階躍輸入，輸出則更陡。

SR=outdVdt375.7轉(zhuǎn)換速率（slewrate，SR，壓擺率）?對(duì)于一個(gè)由運(yùn)放構(gòu)成

的線性反饋系統(tǒng)

斜率正比于終值，

為“線性穩(wěn)定”。

對(duì)于小的輸入階躍，輸出響應(yīng)遵循指數(shù)規(guī)律。

38對(duì)于一個(gè)由運(yùn)放構(gòu)成的線性反饋系統(tǒng)斜率正比于終值，為“線而對(duì)于大的輸入階躍，輸出表現(xiàn)為具有不變的斜率。

這種情況下的運(yùn)放為轉(zhuǎn)換狀態(tài)。此時(shí)輸出響應(yīng)的斜

率為“轉(zhuǎn)換速率”。

大信號(hào)轉(zhuǎn)換狀態(tài)

小信號(hào)放大狀態(tài)

39而對(duì)于大的輸入階躍，輸出表現(xiàn)為具有不變的斜率。這種情況下的運(yùn)放小信號(hào)工作狀態(tài)

隨著電流對(duì)CL的不斷充電，X點(diǎn)電壓逐漸上升，差動(dòng)對(duì)為工作狀態(tài)

40運(yùn)放小信號(hào)工作狀態(tài)隨著電流對(duì)CL的不斷充電，X點(diǎn)電壓逐漸上?

當(dāng)△V大到只使M1導(dǎo)通，而M2關(guān)斷，若忽略被R1、R2抽取的電流，則產(chǎn)生斜率為ISS/CL的斜坡輸出。

?

只要M2維持關(guān)斷，反饋環(huán)路則保持?jǐn)嚅_，對(duì)CL的充電

電流不變，且與Vin無關(guān)。

?

隨著Vout上升，VX上升，M2導(dǎo)通，電路離開轉(zhuǎn)換狀態(tài)，

回到小信號(hào)工作狀態(tài)（放大器狀態(tài)）。

///outSSLoutSSLVICSdVdtIC??41?當(dāng)△V大到只使M1導(dǎo)通，而M2關(guān)斷，若忽略被R1、R2///outSSLoutSSLVICSdVdtIC?????

轉(zhuǎn)換是一種非線性現(xiàn)象，在轉(zhuǎn)換過程中，輸出的變化表現(xiàn)出與輸入無關(guān)的斜率。

?

在處理大信號(hào)的高速電路中，轉(zhuǎn)換是一種不希望的現(xiàn)象，它會(huì)限制大信號(hào)速度，而且轉(zhuǎn)換期間，輸入輸出呈非線性關(guān)系，輸出會(huì)變現(xiàn)很大的失真。

42///outSSLoutSSLVICSdVdtIC?????圖示反饋放大器的轉(zhuǎn)換速率

對(duì)于大的正階躍信號(hào)，轉(zhuǎn)換速率:

1212/[/()]SSICCCC?對(duì)于大的負(fù)階躍信號(hào)，轉(zhuǎn)換速率:

1212/[/()]SSICCCC??43圖示反饋放大器的轉(zhuǎn)換速率對(duì)于大的正階躍信號(hào)，轉(zhuǎn)換速率:全差動(dòng)套筒式運(yùn)放的轉(zhuǎn)換速率

當(dāng)施加大的正階躍電壓，Vout1、Vout2為斜率ISS/2CL的斜率。Vout1-Vout2轉(zhuǎn)換速率為-ISS/CL；同理，施加大的

負(fù)階躍電壓，Vout1-Vout2轉(zhuǎn)換速率為+ISS/CL。

44全差動(dòng)套筒式運(yùn)放的轉(zhuǎn)換速率當(dāng)施加大的正階躍電壓，Vout1單端輸出折疊式運(yùn)放的轉(zhuǎn)換速率

正轉(zhuǎn)換速率為：

/SSLIC若IP>ISS，轉(zhuǎn)換速率和IP無關(guān)，實(shí)際上取IP≈ISS。

45單端輸出折疊式運(yùn)放的轉(zhuǎn)換速率正轉(zhuǎn)換速率為：/SSLIC若5.8電源抑制

運(yùn)放的電源線通常含有噪聲，電源抑制比可以衡量對(duì)

電源噪聲的抑制程度。

電源抑制比（PSRR）：輸入到輸出的增益除以從電源

到輸出的增益。

VVDDAPSRRA?465.8電源抑制運(yùn)放的電源線通常含有噪聲有源電流鏡為負(fù)載的差動(dòng)對(duì)

有源電流鏡為負(fù)載的差動(dòng)對(duì)，其電源抑制比：

電路對(duì)稱，Vout=Vx，

Vx=VDD-VSG，

△Vout=△Vx=△VDD△Vout/△VDD=1??mgNOPONPSRRrr?電源抑制比為：

47有源電流鏡為負(fù)載的差動(dòng)對(duì)有源電流鏡為負(fù)載的差動(dòng)對(duì)，其電源抑

5.9運(yùn)放的頻率補(bǔ)償

?

單端輸出的套筒式運(yùn)放

?

全差動(dòng)輸出的套筒式運(yùn)放

?

兩級(jí)運(yùn)放的補(bǔ)償

運(yùn)放通常包含許多極點(diǎn)，對(duì)于多級(jí)運(yùn)放系統(tǒng)更為如此，因此，運(yùn)放通常必須進(jìn)行“頻率補(bǔ)償”，以使閉環(huán)系統(tǒng)穩(wěn)定。

485.9運(yùn)放的頻率補(bǔ)償?單端輸出的套筒式運(yùn)放?頻率補(bǔ)償?shù)姆椒ǎ?/p>

（a）把總的相移減至最小，使相位

交點(diǎn)往外推

（b）降低增益，使增益交點(diǎn)往里推

極點(diǎn)數(shù)最少，級(jí)數(shù)最少

降低增益，減小帶寬

實(shí)際運(yùn)放設(shè)計(jì)中，在滿足其他要求的情況下，考慮：

1、首先將極點(diǎn)數(shù)減至最??；

2、降低增益，使增益交點(diǎn)向原點(diǎn)移動(dòng)。

49頻率補(bǔ)償?shù)姆椒ǎ海╝）把總的相移減至最小，使相位（1）單端輸出的套筒式運(yùn)放

估算極點(diǎn)的相對(duì)位置：

1、運(yùn)放的輸出電阻高，在中等負(fù)載電容下，輸出極點(diǎn)

最靠近原點(diǎn)，為主極點(diǎn)，通常定位在開環(huán)3dB處。

2、第一非主極點(diǎn)：A點(diǎn)，該結(jié)點(diǎn)電容比X、N的大，CX=CGS5+CGS6+CDB5+CDB3+CGD3，且M5的小信號(hào)電阻為

，也較大。

3、第二非主極點(diǎn)：N點(diǎn)。比較N點(diǎn)和X（Y）點(diǎn)，M4和M7在相同過驅(qū)動(dòng)電壓情況下，PMOS器件寬，N點(diǎn)和Y點(diǎn)對(duì)地小信號(hào)電阻（1/gm）相同，而N點(diǎn)具有較大的電容。

,pout?51mg2/()mDGSTHgIVV??50（1）單端輸出的套筒式運(yùn)放估算極點(diǎn)的相對(duì)位置：1、運(yùn)放的單端輸出套筒式運(yùn)放的環(huán)路增益波特圖

如何補(bǔ)償？

鏡像極點(diǎn)wA通常限制了相位裕度。

使環(huán)路增益下降，增益交點(diǎn)向原點(diǎn)移動(dòng)。

增加負(fù)載電容，降低主極點(diǎn)頻率。

問題：

1、主極點(diǎn)的移動(dòng)只影響幅值曲線，而不影響相位曲線的關(guān)鍵部分。

2、主極點(diǎn)下移多少？

51單端輸出套筒式運(yùn)放的環(huán)路增益波特圖如何補(bǔ)償？鏡像極點(diǎn)wA?

補(bǔ)償后，運(yùn)放的單位增益帶寬為

（鏡像極點(diǎn)，第一非主極點(diǎn)，

滿足基本的45°相位裕度。

?

要使運(yùn)放達(dá)到寬帶，

應(yīng)離原點(diǎn)盡量遠(yuǎn)。

?鏡像極點(diǎn)是不希望的。

,pA?

處增益為1，從

處以

-20dB/dec向原點(diǎn)做一直線，得到

，負(fù)載

電容增加到

,pA?,pA?',pout?',,/poutpout??,pA?降低增益，將增益交點(diǎn)向原點(diǎn)移動(dòng)

52?補(bǔ)償后，運(yùn)放的單位增益帶寬為（鏡像極點(diǎn)更高輸出電阻時(shí)環(huán)路增益波特圖

增加Rout增大低頻增益，雖然主極點(diǎn)向原點(diǎn)移動(dòng)，但并不改善相位裕度。

影響相位裕度的是第一非主極點(diǎn)。

增加Rout，將增益交點(diǎn)向原點(diǎn)移動(dòng)，是否可行？

53更高輸出電阻時(shí)環(huán)路增益波特圖增加Rout增大低頻增益，雖然（2）全差動(dòng)套筒式運(yùn)放

全差動(dòng)套筒式運(yùn)放與單端輸出的套筒式運(yùn)放相比，避免了鏡像極點(diǎn)，僅含一個(gè)非主極點(diǎn)并且位于較高的頻率，更大的帶寬，且電路比較穩(wěn)定。

主極點(diǎn)

非主極點(diǎn)

54（2）全差動(dòng)套筒式運(yùn)放全差動(dòng)套筒式運(yùn)放與單端輸出的套筒式運(yùn)考慮N的極點(diǎn)：

CN與M7輸出電阻并聯(lián)，降低了共源共柵的輸出阻抗：

50505(1)outmNZgrZr???N點(diǎn)對(duì)輸出極點(diǎn)的影響：

?減小輸出阻抗；

?但Zout和負(fù)載電容的并聯(lián)仍保持單極點(diǎn)，其時(shí)間常數(shù)RC為：

輸出電阻和電容

產(chǎn)生的

N節(jié)點(diǎn)

產(chǎn)生的

PMOS共源共柵的極點(diǎn)和輸出極點(diǎn)合并在一起，不產(chǎn)生額外的極點(diǎn)！

071NNZrCS?考慮N點(diǎn)對(duì)輸出極點(diǎn)影響時(shí)，那么實(shí)際極點(diǎn)比不考慮時(shí)略低些，因此可以忽略它的影響，可以說“信號(hào)看不見共源共柵電流源中的極點(diǎn)”

55考慮N的極點(diǎn)：CN與M7輸出電阻并聯(lián)，降低了共源共柵的輸出（3)兩級(jí)運(yùn)放的補(bǔ)償

有三個(gè)極點(diǎn)，X處極點(diǎn)在較高頻率處，而E點(diǎn)小信號(hào)電阻高，A點(diǎn)負(fù)載電容大，電路出現(xiàn)兩個(gè)主極點(diǎn)。

WE和WA的相對(duì)位置取決于設(shè)計(jì)和負(fù)載電容。

56（3)兩級(jí)運(yùn)放的補(bǔ)償有三個(gè)極點(diǎn)，X處極點(diǎn)在較高頻率處，而E兩級(jí)運(yùn)放環(huán)路增益波特圖

極點(diǎn)wp,E和wp,A均靠近原點(diǎn)，相位接近-1800，遠(yuǎn)低于第三個(gè)極點(diǎn)，即在第三個(gè)極點(diǎn)還未產(chǎn)生相移時(shí)，相位裕度都可能已接近零。

如何補(bǔ)償？

--其中一個(gè)主極點(diǎn)必須向遠(yuǎn)點(diǎn)移動(dòng)；

--補(bǔ)償后的單位增益帶寬不可能超過開環(huán)系統(tǒng)的第二極點(diǎn)（wp,A

）的頻率。

--若減小ωE的值，則帶寬被限制在一個(gè)很低的值（wp,A

）。

--要主極點(diǎn)變小，需要一個(gè)很大的補(bǔ)償電容。

假設(shè)wp,E更為主要

57兩級(jí)運(yùn)放環(huán)路增益波特圖極點(diǎn)wp,E和wp,A均靠近原點(diǎn)，相兩級(jí)運(yùn)放的密勒補(bǔ)償

212

(1)1[(1)]eqEvCpEoutEvCCCACRCAC???????密勒補(bǔ)償不僅降低了所需的電容值，還具有一個(gè)重要特性：

—“極點(diǎn)分裂效應(yīng)”，蜜勒補(bǔ)償后，把主極點(diǎn)向靠近原點(diǎn)的方向移動(dòng)，而輸出極點(diǎn)向離開原點(diǎn)的方向移動(dòng)。

解決辦法--密勒補(bǔ)償

兩級(jí)運(yùn)放，第一級(jí)提供高輸出阻抗，

第二級(jí)提供適當(dāng)?shù)脑鲆?，為電容的密?/p>

補(bǔ)償提供條件（可以獲得較大電容）。

用中等的電容建立低頻極點(diǎn)

?第一級(jí)

第二級(jí)

58兩級(jí)運(yùn)放的密勒補(bǔ)償212(1)1[(1)]eqEv兩級(jí)運(yùn)放的簡(jiǎn)化電路

99mZCGDgCC???密勒補(bǔ)償電容對(duì)輸出結(jié)點(diǎn)電容的貢獻(xiàn)不大，但高頻下由于密勒電容的存在，M9柵極和漏極存在低阻抗通道（M9看做二極管連接器件，輸出極點(diǎn)看到地的電阻減小

1199ASLmLmRRgRgR????密勒補(bǔ)償使運(yùn)放兩級(jí)間的極點(diǎn)向原點(diǎn)移動(dòng)，使輸出極點(diǎn)向離開原點(diǎn)的方向移動(dòng)。

與在單