可編程邏輯器件課件

可編程邏輯器件課件1總目錄第一章可編程邏輯器件(PLD)概述第二章Altera產(chǎn)品概述第三章FLEX10K器件的技術(shù)規(guī)范第四章FLEX6000器件系列第五章MAX7000系列器件的技術(shù)規(guī)范

第六章

Altera器件的邊界掃描

總目錄第一章可編程邏輯器件(PLD)概述第二章Alte2第一章可編程邏輯器件(PLD)概述可編程邏輯器件的發(fā)展歷程和意義可編程邏輯與ASICFPGA/CPLDCAD技術(shù)PLD廠商及商品介紹第一章可編程邏輯器件(PLD)概述可編程邏輯器件的發(fā)展歷程31.可編程邏輯器件(PLD)概述可編程邏輯器件的發(fā)展歷程早期的可編程邏輯器件只有可編程只讀存儲(chǔ)器、紫外線可擦除只讀存儲(chǔ)器和電可擦除存儲(chǔ)器.其后,出現(xiàn)可編程邏輯器件(PLD),它能夠完成各種數(shù)字邏輯功能.在PAL的基礎(chǔ)上,又發(fā)展了通用邏輯陣列(GAL),它的設(shè)計(jì)更加靈活.20世紀(jì)80年代中期Altera和Xilinx分別推出類似于PAL結(jié)構(gòu)的擴(kuò)展型EPLD和與標(biāo)準(zhǔn)門陣列類似的FPGA,它們體系結(jié)構(gòu)和邏輯單元靈活,集成度高以及適用范圍寬.1.可編程邏輯器件(PLD)概述可編程邏輯器件的發(fā)展歷4

可編程邏輯器件產(chǎn)生的意義它的推出給數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)了全新的概念，使得數(shù)字系統(tǒng)的設(shè)計(jì)變得更加方便、高效。隨著計(jì)算機(jī)的普及和PLD器件價(jià)格的不斷下降，使得普通用戶開(kāi)發(fā)和應(yīng)用PLD器件成為現(xiàn)實(shí)。高密度PLD不僅可以實(shí)現(xiàn)系統(tǒng)級(jí)的電路集成，而且被看作是ASIC和ASSP的替代品可編程邏輯器件產(chǎn)生的意義它的推出給數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)5

可編程邏輯與ASIC

可編程邏輯(PLD)是由用戶編程實(shí)現(xiàn)所需邏輯功能的數(shù)字集成電路。

可編程邏輯器件包括低密度。現(xiàn)場(chǎng)可編程門陣列(FPGA)。復(fù)雜的PLD(CPLD)?？删幊踢壿嬇cASIC可編程邏輯(PLD)是6ASICCAD技術(shù)ASIC是相對(duì)于通用集成電路而言的，但兩者沒(méi)有明顯的界限，僅僅是范圍大小不同。ASIC可分為數(shù)字ASIC和模擬ASIC，數(shù)字ASIC可分為全定制和半定制.全定制是一種基于晶體管級(jí)的ASIC設(shè)計(jì)方法，設(shè)計(jì)人員使用版圖編輯工具，從晶體管的版圖尺寸，位置和互連線開(kāi)始設(shè)計(jì)，以期實(shí)現(xiàn)ASIC芯片面積利用率高，速度快，功耗低的最優(yōu)性能。但這種設(shè)計(jì)周期長(zhǎng)，比較適合批量大ASIC芯片設(shè)計(jì)。半定制是一種約束性設(shè)計(jì)方法。半定制又可分為門陣列ASIC和標(biāo)準(zhǔn)半定制。門陣列方式是IC廠家事先生產(chǎn)了大批的半成品芯片，其內(nèi)部成行等間距的排列著以門為基本單元的陣列——稱之為母片，只剩一層或兩層金屬鋁連線掩膜需要根據(jù)用戶電路的不同而定制。標(biāo)準(zhǔn)單元方式是由IC廠家預(yù)先設(shè)計(jì)好一批具有一定功能的單元，這些單元以庫(kù)的形式放在CAD工具中，它的結(jié)構(gòu)符合一定的電氣和物理標(biāo)準(zhǔn)，故稱之為標(biāo)準(zhǔn)單元ASICCAD技術(shù)ASIC7ASIC的特點(diǎn)降低了產(chǎn)品的綜合成本提高了產(chǎn)品的可靠性提高了產(chǎn)品的保密程度和競(jìng)爭(zhēng)能力降低了電子產(chǎn)品的功耗提高了電子產(chǎn)品的工作速度大大減小了電子產(chǎn)品的體積和重量半定制設(shè)計(jì)由于不需要涉及布局布線專業(yè)知識(shí)和經(jīng)驗(yàn)，也使得設(shè)計(jì)人員都能夠接受這種CAD技術(shù)ASIC的特點(diǎn)降低了產(chǎn)品的綜合成本8ASIC的發(fā)展趨勢(shì)向高密度，大規(guī)模的方向發(fā)展向系統(tǒng)內(nèi)可重構(gòu)的方向發(fā)展向低電壓，低功耗的方向發(fā)展向可預(yù)測(cè)延時(shí)器件的方向發(fā)展。向混合可編程技術(shù)方向發(fā)展

在電子系統(tǒng)中引入“軟硬件”的全新概念和新一代電子系統(tǒng)極強(qiáng)的靈活性和適應(yīng)性，為信號(hào)的處理和信息加工的實(shí)現(xiàn)提供了新的思路和方法。按照實(shí)現(xiàn)的途徑不同，系統(tǒng)內(nèi)重構(gòu)可分為靜態(tài)重構(gòu)和動(dòng)態(tài)重構(gòu)兩類?？删幊藺SIC的系統(tǒng)可重構(gòu)特性近年在通信，航天，計(jì)算機(jī)硬件系統(tǒng)，程序控制，數(shù)字系統(tǒng)的測(cè)試診斷的方面獲得較好的應(yīng)用靈活的可編程性和時(shí)間使可編程ASIC產(chǎn)品能得以廣泛的應(yīng)用，當(dāng)前的系統(tǒng)的系統(tǒng)中，數(shù)字系統(tǒng)有大的數(shù)據(jù)吞吐量，更多的圖象處理，因而高速的系統(tǒng)時(shí)鐘是必不可少。為了保證高速系統(tǒng)的穩(wěn)定性，延時(shí)可預(yù)測(cè)性是十分重要的。因此，為了適應(yīng)未來(lái)復(fù)雜的高速電子系統(tǒng)的要求，高速可預(yù)測(cè)也是一個(gè)發(fā)展趨勢(shì)。電子系統(tǒng)的發(fā)展必須以電子器件為基礎(chǔ)，但并不與之同步，往往系統(tǒng)的設(shè)計(jì)需求更快。因而隨電子系統(tǒng)復(fù)雜度的提高，可編程ASIC器件的規(guī)模不斷的擴(kuò)大，從最初的幾百門到現(xiàn)在的上百萬(wàn)門可編程ASIC特有的產(chǎn)品上市快以及硬件可重構(gòu)特性為電子產(chǎn)品的開(kāi)發(fā)帶來(lái)了極大的方便，它的廣泛應(yīng)用使得電子系統(tǒng)的構(gòu)成和設(shè)計(jì)方法均發(fā)生很大變化。在未來(lái)幾年里這一局面將會(huì)有所改變，模擬電路及數(shù)?；旌想娐返目删幊碳夹g(shù)將得到發(fā)展集成技術(shù)的飛速發(fā)展，工藝水平的不斷提高，節(jié)能潮流在全世界興起，也為半導(dǎo)體工業(yè)提出了降低工作電壓的發(fā)展方向ASIC的發(fā)展趨勢(shì)向高密度，大規(guī)模的方向發(fā)展在電子系統(tǒng)中引入9FPGA/CPLDCAD技術(shù)FPGA(FieldprogrammablegatesArray)與CPLD(ComplexProgrammableLogicdevice)都是可編程邏輯器件。它們的規(guī)模比較大，適合于時(shí)序，組合等邏輯電路應(yīng)用場(chǎng)合，它可以替代幾十甚至上百塊通用IC芯片。它們由三大部分組成一個(gè)二維的邏輯塊陣列，構(gòu)成了PLD的核心輸入/輸出塊連接邏輯塊的互連資源，連線資源由各種長(zhǎng)度的連線線段組成，其中也有一些可編程的邏輯開(kāi)關(guān)，它們用于邏輯塊之間，邏輯塊與輸入/輸出之間的連接。FPGA/CPLDCAD技術(shù)FPGA(Field10可編程邏輯器件結(jié)構(gòu)示意圖輸入/輸出單元互連資源邏輯塊可編程邏輯器件結(jié)構(gòu)示意圖輸入/輸出單元互連資源邏輯塊11

XilinxFPGA內(nèi)部結(jié)構(gòu)示意圖水平布線通道垂直布線通道輸入/輸出塊可構(gòu)造邏輯塊Xilinx目前有主流產(chǎn)品：XC2000系列、XC3000系列和XC4000系列XilinxFPGA內(nèi)部結(jié)構(gòu)示意圖水平布12AlteraCPLDAlteraCPLD器件可分為EPLD和FLEX產(chǎn)品系列EPLD包括有Classic.FLASHlogic.MAX5000\7000\9000系列FLEX包括FLEX10K/8000/6000系列...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC邏輯單元...IOCIOC...IOCIOC快速通道互連邏輯陣列塊(LAB)AlteraCPLDAlteraCPLD器13Lattice公司的ispXP嵌入式系統(tǒng)可編程陣列在E2PROM芯片上的靜態(tài)存儲(chǔ)結(jié)構(gòu)Lattice公司的ispXP嵌入式系統(tǒng)可編程陣列在E2PR14CPLD與FPGA在性能和功能上的差別布線能力。AlteraCPLD使用獨(dú)特的內(nèi)連線結(jié)構(gòu)，與XilinxFPGA為有限的布線段相比，更適合電子系統(tǒng)設(shè)計(jì)自動(dòng)化中的芯片設(shè)計(jì)的可編程驗(yàn)證。延遲可預(yù)測(cè)能力。AlteraCPLD的連續(xù)式分布結(jié)構(gòu)決定了它的時(shí)序延遲是均勻的和可預(yù)測(cè)的。與XilinxFPGA分段式布線結(jié)構(gòu)導(dǎo)致的不可預(yù)測(cè)延遲相比，更加方便了電路設(shè)計(jì)人員設(shè)計(jì)電路。適用場(chǎng)合。AlteraCPLD適合于完成各類算法和組合邏輯，XilinxFPGA適合于完成時(shí)序較多的邏輯電路。CPLD與FPGA在性能和功能上的差別布線能力。15ASIC與FPGA/CPLD進(jìn)行電路設(shè)計(jì)的一般流程設(shè)計(jì)輸入前仿真設(shè)計(jì)輸入與編譯設(shè)計(jì)輸入的優(yōu)化布局布線后仿真流片ASIC與FPGA/CPLD進(jìn)行電路設(shè)計(jì)的一般流程設(shè)計(jì)輸入16PLD廠商及產(chǎn)品介紹目前PLD的產(chǎn)品主要有：Xilinx公司的XC系列Altera公司的CPLD和CPLD系列TI公司的TPC系列和Lattice公司的ispLSI系列PLD廠商及產(chǎn)品介紹目前PLD的產(chǎn)品主要有：17Xilinx公司XC4000可編程邏輯塊多路選擇器查找表一查找表查找表一狀態(tài)狀態(tài)G4DG3G2G1F1F2F3F4SERQGDSERQC1C2C3C4VCCQ2Q1F時(shí)鐘Xilinx公司XC4000可編程邏輯塊多路選擇器查找查18

XilinxXC4000系列的布線資源CLBCLBCLBCLBCLBCLBCLBCLBCLBCLB短線較短線長(zhǎng)線XilinxXC4000系列的布線資源CLBC19...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCFLEX10K模塊框圖...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCEABEAB嵌入式陣列塊.IOCIOC.IOCIOC.IOCIOC.IOCIOC.I20FLEX10K系列邏輯單元的結(jié)構(gòu)數(shù)據(jù)1Lab控制3通往局部陣列反饋端通往快速通道進(jìn)位鏈級(jí)聯(lián)鏈查找表(LUT)清零和預(yù)置邏輯時(shí)鐘選擇進(jìn)位輸入級(jí)聯(lián)輸入進(jìn)位輸出級(jí)聯(lián)輸出Lab控制1CLRNENADQ數(shù)據(jù)2數(shù)據(jù)3數(shù)據(jù)4Lab控制2全器件清零Lab控制4FLEX10K系列邏輯單元的結(jié)構(gòu)數(shù)據(jù)1Lab控制3通往21Lattice公司的系統(tǒng)綜合1.商業(yè)和工業(yè)的溫度范圍2.回轉(zhuǎn)的比率來(lái)控制一輪的彈跳和增加系統(tǒng)的速度3.模式管理功率Lattice公司的系統(tǒng)綜合22Lattice公司的

Isplsi5000結(jié)構(gòu)Lattice公司的

Isplsi5000結(jié)構(gòu)23第二章Altera產(chǎn)品概述Altera產(chǎn)品的特點(diǎn)。Altera的系列產(chǎn)品。MAXPLUSII開(kāi)發(fā)工具。第二章Altera產(chǎn)品概述241.產(chǎn)品概述

Altera的PLD在工業(yè)界是最快和最大的。他們提供的密度和速度接近于專用門陣列，并避免了高的前期成本和大的產(chǎn)品投入，增強(qiáng)了產(chǎn)品的競(jìng)爭(zhēng)力。這些PLD也提供了高度的靈活性。

Altera公司的CPLD系列產(chǎn)品的獨(dú)特之處高密度在線配置功能高速度連續(xù)分布式結(jié)構(gòu)Altera公司的特點(diǎn)1.產(chǎn)品概述Altera的PLD在工業(yè)界是最快和最25Altera產(chǎn)品與

CMOS邏輯產(chǎn)品CMOS邏輯標(biāo)準(zhǔn)邏輯可編程邏輯ASICSASSP其他標(biāo)準(zhǔn)邏輯簡(jiǎn)單PLDFPGACPLD門陣列標(biāo)準(zhǔn)單元全定制MAXMAX9000MAX7000MAX5000CLASSICFLEXFLEX10KFLEX8000FLEX6000Altera產(chǎn)品與CMOS邏輯產(chǎn)品CMOS邏輯標(biāo)準(zhǔn)邏輯可編26分離邏輯、ASIC和PLD的性能指標(biāo)指標(biāo)速度集成度價(jià)格開(kāi)發(fā)時(shí)間樣品及仿真時(shí)間制造時(shí)間使用的難用程度庫(kù)存風(fēng)險(xiǎn)開(kāi)發(fā)工具的支持很好差較好分離邏輯、ASIC和PLD的性能指標(biāo)指標(biāo)速27Altera公司的PLD的優(yōu)勢(shì)高性能高集成度價(jià)格合理開(kāi)發(fā)周期較短有利于在線編程性能與工藝結(jié)構(gòu)有關(guān)。Altera公司的器件采用了延時(shí)最短的CMOS工藝制造。此外，器件的連續(xù)互連結(jié)構(gòu)能提供快速，一致的信號(hào)延時(shí)，并通過(guò)改進(jìn)片內(nèi)電路來(lái)進(jìn)一步提高系統(tǒng)性能Altera器件的集成度范圍可達(dá)300—250000可用門，可以很容易的集成現(xiàn)有邏輯，這種高的集成度能力不僅能降低成本，而且能夠提高系統(tǒng)的性能和可靠性。Altera公司的工藝技術(shù)和制造流程非常先進(jìn)，它能提供價(jià)格最合理，性能最好的可編程邏輯器件。Altera的PLD價(jià)格相當(dāng)于門陣列的價(jià)格使用MAX+PLUSII軟件開(kāi)發(fā)周期短Altera公司的PLD的優(yōu)勢(shì)高性能性能與工藝結(jié)構(gòu)有關(guān)。Al28Altera器件的開(kāi)發(fā)周期設(shè)計(jì)概念設(shè)計(jì)輸入設(shè)計(jì)處理設(shè)計(jì)仿真器件編程系統(tǒng)測(cè)試少于1h5-30min2h少于2minAltera器件的開(kāi)發(fā)周期設(shè)計(jì)概念設(shè)計(jì)輸入設(shè)計(jì)處理設(shè)計(jì)仿真器29Altera器件的優(yōu)化宏函數(shù)宏函數(shù)是流行的模塊。

它能實(shí)現(xiàn)像微處理器、數(shù)字信號(hào)處理、總線控制器和接口這樣一些有用功能。使設(shè)計(jì)不會(huì)限定在固定功能器件中，其應(yīng)用的對(duì)象是多種多樣的。包括：DSP、圖象處理、高速網(wǎng)絡(luò)、總線通訊協(xié)議、微處理器和微外設(shè)。Altera宏函數(shù)是經(jīng)過(guò)預(yù)先驗(yàn)證的HDL設(shè)計(jì)文件。Altera器件和開(kāi)發(fā)工具支持Altera提供的宏函數(shù)，也支持由AMPP共同生產(chǎn)的的函數(shù)。Altera器件的優(yōu)化宏函數(shù)宏函數(shù)是流行的模塊。30Altera器件結(jié)構(gòu)器件系列邏輯單元結(jié)構(gòu)連線結(jié)構(gòu)工藝用戶I/O引腳可用門FLEX10K查找表連續(xù)SRAM135~57010000~25000FLEX8000查找表連續(xù)SRAM78~2082500~16000FLEX6000查找表連續(xù)SRAM81~21816000~24000MAX9000乘積項(xiàng)連續(xù)EEPROM159~2166000~12000MAX7000乘積項(xiàng)連續(xù)EEPROM36~356600~20000MAX5000乘積項(xiàng)連續(xù)EPROM28~100600~3750Classic乘積項(xiàng)連續(xù)EPROM22~68300~900Altera器件結(jié)構(gòu)器件系列邏輯單元結(jié)構(gòu)連線結(jié)構(gòu)工藝用31Altera器件結(jié)構(gòu)的演變過(guò)程全局連線可編程連線陣裂增強(qiáng)行可編程連線陣裂快速通道連接ClassicMAX5000FLEX10KFLEX8000FLEX6000MAX9000MAX7000Altera器件結(jié)構(gòu)的演變過(guò)程全局連線可編程連線陣裂增強(qiáng)行可322.Altera的系列產(chǎn)品FLEX10K系列FLEX8000系列FLEX6000系列MAX9000系列MAX7000系列MAX5000系列

2.Altera的系列產(chǎn)品33FLEX10K系列

FLEX10K器件系列首次采用嵌入式陣列，是在工業(yè)中最大的PLD（250000門）。該系列包括FLEX10A，F(xiàn)LEX10B和FLEX10E器件.每個(gè)FLEX10K器件都包含一個(gè)嵌入式陣列，它為設(shè)計(jì)者提供了有效的嵌入式門陣列和靈活的可編程邏輯。嵌入式陣列是由一系列嵌入式陣列塊（EAB）組成的，它能夠用來(lái)實(shí)現(xiàn)各種存儲(chǔ)器和復(fù)雜邏輯功能。FLEX10K器件能夠通過(guò)外部配置EPROM或集成控制器在電路中進(jìn)行配置，該器件也提供多電壓I/O接口操作，它允許器件橋架在以下不同電壓工作的系統(tǒng)中其他的結(jié)構(gòu)特點(diǎn)提供了為系統(tǒng)集成所需要的性能和效率。FLEX10K系列FLEX10K器件系列首次采34FLEX8000系列

FLEX8000系列適合于需要大量寄存器和I/O引腳的應(yīng)用系統(tǒng)。FLEX8000能夠通過(guò)外部配置EPROM或集成控制器進(jìn)行在線配置，并提供了多電壓I/O接口操作，允許器件橋架在以不同電壓工作的系統(tǒng)中。高性能，可預(yù)測(cè)速度的互連方式，使它們象基于乘積項(xiàng)的器件那樣容易使用FLEX8000系列FLEX8000系列適合于需35FLEX8000系列性能特點(diǎn)2084,0005046,0008,0001,008不支持4528201,188184282可用門邏輯單元數(shù)量特點(diǎn)觸發(fā)器數(shù)量最大用戶I/O引腳JTAG邊緣測(cè)試EPF82822,50078支持84PLCC100TQFP336EPF8452120不支持84PLCC160PQFP160PGA100TQFPEPF8636636136支持84PLCC160PQFP192PGA208RQFP672EPF8820152支持160PQFP192PGA208RQFP225BGAEPF8118812,000208PQFP232PGA240RQFP1,296EPF8150016,0001,500208支持240RQFP280PGA304RQFP封裝形式FLEX8000系列性能特點(diǎn)2088,000不支持邏輯單元36FLEX8000的優(yōu)越性能快速通道互連結(jié)構(gòu)連續(xù)布線保證可預(yù)測(cè)的延遲連續(xù)布線允許設(shè)計(jì)重復(fù)且避免費(fèi)力的手工布線邏輯單元延遲為2.4ns便于實(shí)現(xiàn)快速、高效的邏輯設(shè)計(jì)I/O寄存器提供快速的建立時(shí)間和時(shí)鐘到輸出的定時(shí)進(jìn)位鏈改善計(jì)數(shù)器和算術(shù)功能的性能級(jí)聯(lián)鏈改善高扇入邏輯函數(shù)的性能FLEX8000的優(yōu)越性能快速通道互連結(jié)構(gòu)37

FLEX6000系列

FLEX6000系列為大容量設(shè)計(jì)提供了一種低成本可編程的交織式門陣列。該器件采用OptiFLEX結(jié)構(gòu)，是由多個(gè)邏輯單元組成。每個(gè)邏輯單元有一個(gè)4輸入查找表、一個(gè)寄存器以及作為進(jìn)位鏈和級(jí)聯(lián)鏈功能的專用通道。還包括多個(gè)LE組成的邏輯陣列塊。它由可重構(gòu)的SRAM單元，它能使設(shè)計(jì)者在設(shè)計(jì)初期直到設(shè)計(jì)測(cè)試過(guò)程中對(duì)其設(shè)計(jì)過(guò)程作靈活，迅速的變化。它能夠?qū)崿F(xiàn)在線重配置并提供多電壓I/O接口操作。

FLEX6000系列

FLEX60038

MAX9000系列

MAX9000系列把MAX7000的有效宏單元結(jié)構(gòu)與高性能FLEX器件的可預(yù)測(cè)FastTrack互連結(jié)合在一體。能夠適合于多系統(tǒng)功能的集成。MAX9000器件是利用PLD的高性能和ISP的靈活性進(jìn)行門陣列設(shè)計(jì)的理想選擇。MAX9000器件是通過(guò)工業(yè)標(biāo)準(zhǔn)4引腳JTAG接口實(shí)現(xiàn)在線編程。

MAX9000系列

MAX9000系列把MAX39MAX7000系列MAX7000系列是工業(yè)界中速度最快的高集成度可編程邏輯器件系列。MAX7000系列包括MAX7000E、MAX7000S、MAX7000A。這些器件能夠提供組合傳輸延遲快至5.0ns，16位計(jì)數(shù)器的頻率為178MHz。它們的輸入寄存器的建立時(shí)間非常短，能提供多個(gè)系統(tǒng)時(shí)鐘且有可編程的速度/功率控制。MAX7000系列MAX7000系列是工業(yè)40MAX5000系列MAX5000系列是Altera的第一代MAX器件，它廣泛用于需要高級(jí)組合的邏輯，而其成本又較低的場(chǎng)合?；贓PROM的MAX5000系列器件的編程信息不易丟失，同時(shí)是可紫外光擦除的。該器件每個(gè)宏單元的價(jià)格可與大批量生產(chǎn)的ASIC和門陣列相近。MAX5000系列MAX5000系列是413.MAXPLUSII開(kāi)發(fā)工具用CPLD實(shí)現(xiàn)數(shù)字系統(tǒng)設(shè)計(jì)電路，關(guān)鍵技術(shù)是必須有一個(gè)優(yōu)秀的開(kāi)發(fā)軟件。Altera公司的開(kāi)發(fā)軟件使MAXPLUSII界面豐富，使設(shè)計(jì)靈活，方便、高效。（1）開(kāi)放的界面。MAXPLUSII軟件可與其他工業(yè)標(biāo)準(zhǔn)設(shè)計(jì)輸入、綜合與校驗(yàn)工具連接。設(shè)計(jì)人員可以使用Altera或標(biāo)準(zhǔn)EDA設(shè)計(jì)輸入工具來(lái)建立邏輯設(shè)計(jì)，對(duì)器件設(shè)計(jì)進(jìn)行編譯，并能使用Altera或其EDASF校驗(yàn)工具進(jìn)行仿真。（2）完全集成化的環(huán)境。它是一個(gè)完全集成化，易學(xué)易用的可編程邏輯設(shè)計(jì)環(huán)境，設(shè)計(jì)輸入方式有圖形輸入、文本輸入、波形輸入、狀態(tài)機(jī)輸入。其編譯及設(shè)計(jì)處理與仿真、定時(shí)分析、邏輯綜合與適配均為Windows圖形界面。（3）支持各種硬件描述語(yǔ)言。支持各種HDL設(shè)計(jì)輸入選項(xiàng)，包括VHDL、ABEL、AHDL、VerilogHDL等硬件描述語(yǔ)言。（4）豐富的設(shè)計(jì)庫(kù)。提供豐富的庫(kù)單元供設(shè)計(jì)調(diào)用，包括74系列的全部器件和多種特殊的邏輯宏功能、新型的參數(shù)化兆功能。對(duì)于復(fù)雜的大系統(tǒng)，設(shè)計(jì)者需調(diào)用宏單元庫(kù)，并對(duì)其修改某些參數(shù)，二無(wú)須自己用基本邏輯單元構(gòu)成某些功能，以大大減輕設(shè)計(jì)人員的工作量，縮短設(shè)計(jì)周期。3.MAXPLUSII開(kāi)發(fā)工具用CPLD實(shí)42FLEX10K系列器件FLEX10K系列器件43FLEX10K器件的技術(shù)規(guī)范

FLEX10K器件簡(jiǎn)介FLEX10K的功能描述FLEX10KA的功能描述FLEX10KE的功能描述FLEX10K器件的技術(shù)規(guī)范FLEX10K器件簡(jiǎn)介44FLEX10K的功能描述第一小節(jié)

FLEX10K的EAB第二小節(jié)

邏輯單元(LE)第三小節(jié)I/O單元

第四小節(jié)輸出配置和測(cè)試FLEX10K的功能描述第一小節(jié)FLEX10K的453.1概述

FLEX10K是工業(yè)界第一個(gè)嵌入式PLD，由于具有高密度，低成本，低功率等特點(diǎn)，所以脫穎而出成為當(dāng)今AlteraCPLD中應(yīng)用最好的器件系列。FLEX10K系列采用重復(fù)可構(gòu)造的CMOSSRAM工藝，把連續(xù)的快速通道互連與獨(dú)特的嵌入式陣列相結(jié)合，同時(shí)也結(jié)合了眾多可編程器件的優(yōu)點(diǎn)來(lái)完成普通門陣列的宏功能。FLEX10K的邏輯功能和互連關(guān)系是由CMOSSRAM單元配置的。系統(tǒng)加電時(shí)，通過(guò)存儲(chǔ)在一個(gè)A串行配置EPROM器件中的數(shù)據(jù)或由系統(tǒng)控制器提供的數(shù)據(jù)對(duì)FLEX10K器件的。FLEX10K器件還包括一個(gè)優(yōu)化界面，允許微處理器以串行方式或并行方式，同步方式或異步方式對(duì)FLEX10K器件進(jìn)行配置。3.146FLEX10K器件系列的特點(diǎn)如下（1）它是工業(yè)界第一種嵌入式可編程邏輯器件，提供在單個(gè)器件中的系統(tǒng)集成。（2）高密度.（3）系統(tǒng)級(jí)特點(diǎn).（4）靈活內(nèi)部連接.（5）增強(qiáng)功能I/O引腳.（6）具有快速建立時(shí)間和時(shí)鐘延時(shí)的外部寄存器（7）多種封裝方式可任意選擇。（8）工作在486和奔騰PC機(jī)型以及SunSPARstation,HP9000Series700/800和IBMRISCsysterm/6000工作站等平臺(tái)上的AlteraMAX+PLUSII開(kāi)發(fā)系統(tǒng)支持軟件設(shè)計(jì)和自動(dòng)布局布線具有實(shí)現(xiàn)宏函數(shù)的嵌入式陣列具有實(shí)現(xiàn)普通功能的邏輯陣列。10000—250000個(gè)可用門。高達(dá)40960位內(nèi)部RAM，所有這些都在不減少邏輯能力的情況下使用支持多電壓I/O接口。在FLEX10KA器件允許輸入引腳的電壓為5.0V，在FLEX10KB器件中容許輸入引腳電壓為3.3V和5.5V低功耗FLEX10K和FLEX10KA器件遵守全PCI總線規(guī)定。內(nèi)帶JTAG邊界掃描測(cè)試電路。器件采用先進(jìn)的SRAM工藝制造并可在2.5V，3.3V，5.5V電源電壓下工作通過(guò)外部EPROM，集成控制器或JTAG接口實(shí)現(xiàn)在電路可重構(gòu)。時(shí)鐘鎖定和時(shí)鐘自舉選項(xiàng)有助于減小時(shí)鐘延遲/變形和對(duì)時(shí)鐘進(jìn)行倍頻。器件內(nèi)低變形時(shí)鐘樹(shù)行分布。所有器件都經(jīng)過(guò)100%功能測(cè)試

快速，可預(yù)測(cè)連線延時(shí)的快速通道連續(xù)式布線結(jié)構(gòu)。實(shí)現(xiàn)快速加法器，計(jì)數(shù)器和比較器的專用進(jìn)位鏈。實(shí)現(xiàn)高速，多輸入邏輯函數(shù)的專用進(jìn)位鏈。模擬三態(tài)能實(shí)現(xiàn)內(nèi)部三態(tài)總線。多達(dá)6個(gè)全局時(shí)鐘信號(hào)和4個(gè)全局清除信號(hào)。每個(gè)引腳都有一個(gè)獨(dú)立的三態(tài)輸出使能控制。每個(gè)I/O引腳都有漏極開(kāi)路選擇可編程輸出電壓的百率控制可以減小開(kāi)關(guān)噪聲。FLEX10K器件系列的特點(diǎn)如下（1）它是工業(yè)界第一種嵌入473.2功能描述1.嵌入式陣列嵌入式陣列是由一系列EAB（嵌入式陣列塊）構(gòu)成的。當(dāng)要實(shí)現(xiàn)有關(guān)存儲(chǔ)器功能時(shí)，每個(gè)EAB提供2048位來(lái)構(gòu)造RAM，ROM，F(xiàn)IFO或雙口RAM等功能。當(dāng)EAB用來(lái)實(shí)現(xiàn)乘法器，微控制器，狀態(tài)機(jī)以及DSP等復(fù)雜邏輯時(shí)。每個(gè)EAB可以貢獻(xiàn)100到600個(gè)門。EAB可單獨(dú)使用也可以組合起來(lái)使用2.邏輯陣列邏輯陣列是由一系列的邏輯陣列塊（LAB）構(gòu)成的。每個(gè)LAB包含8個(gè)LE和一些連接線，每個(gè)LE含有一個(gè)4輸入查找表（LUT）一個(gè)可編程觸發(fā)器，進(jìn)位鏈和級(jí)聯(lián)鏈，LE的結(jié)構(gòu)能有效地實(shí)現(xiàn)各種邏輯。每個(gè)LAB是個(gè)LAB是個(gè)獨(dú)立的結(jié)構(gòu)，它具有一個(gè)獨(dú)立的結(jié)構(gòu)，它具有共同的輸入，互連與控制信號(hào)LAB的這種“粗粒度”結(jié)構(gòu)有利于布線和實(shí)現(xiàn)器件的高性能。FLEX10K主要由嵌入式陣列塊，邏輯陣列塊,FastTrack和I/O單元四部分組成3.FastTrackFLEX10K器件內(nèi)部信號(hào)的互連和器件引腳之間的信號(hào)互連是由快速通道連線提供的，它是貫通器件長(zhǎng)、寬的快速連線通道。4.I/O單元FLEX10K器件的I/O單元（IOE）驅(qū)動(dòng)的。IOE位于快速通道的行和列的末端，每個(gè)IOE有一個(gè)雙向I/O緩沖器和一個(gè)既可作輸入寄存器的觸發(fā)器。當(dāng)IOE作為專用時(shí)鐘引腳時(shí)，這些寄存器提供了特殊的功能。當(dāng)它作為輸入時(shí)，可提供少于4.2ns的建立時(shí)間和0ns的保持時(shí)間；而作為輸出時(shí)，這些寄存器可提供少于5.7ns的“時(shí)鐘到輸出”的時(shí)間。3.2功能描述2.邏輯陣列FLEX10K主要由嵌入式陣列塊48FLEX10K的EABFLEX10K中嵌入式陣列是由一系列用于實(shí)現(xiàn)邏輯功能和具有存儲(chǔ)功能的EAB組成的.EAB是在輸入,輸出口上帶有寄存器RAM塊,它可以非常方便的實(shí)現(xiàn)一些規(guī)模不太大的FIFO,ROM,RAM和雙端口和錯(cuò)誤校正電路等的功能;除此之外,還可以用于算術(shù)邏輯單元,數(shù)字濾波器,微控制器和微處理器.EAB具有快速可預(yù)測(cè)的性能,并且是全部可編程的,這為設(shè)計(jì)者提供了嵌入式中實(shí)現(xiàn)完全可控制的編程功能,它還具有全部更改內(nèi)容或根據(jù)需要定制的能力.EAB還能動(dòng)態(tài)重配置,即允許設(shè)計(jì)者改變?cè)O(shè)計(jì)的一部分而不影響器件剩余部分的工作

FLEX10K的EABFLEX1049

1.EAB的結(jié)構(gòu)

每個(gè)FLEX10KEAB含有2048bit的RAM,其數(shù)據(jù)最大寬度為8bit,地址線最大寬度為11bit.它與可編程門陣列的分布式RAM不同,FLEX10KEAB的設(shè)計(jì)能保證可預(yù)測(cè)的并且易于使用的定時(shí)關(guān)系.EAB的寫使能信號(hào)可以與輸入時(shí)鐘同步,也可以異步工作.EAB也包含用于同步性設(shè)計(jì)的輸入寄存器,輸出寄存器和地址寄存器,EAB的輸出可以是寄存器輸出也可以是組合輸出,寄存器輸出可用于流水線設(shè)計(jì),從而提高系統(tǒng)性能.

50FLEX10K的EAB什么是EAB?容量為2Kbit的RAM可以配置為存儲(chǔ)器或者邏輯函數(shù)實(shí)現(xiàn)兆功能（Megafunction〕實(shí)現(xiàn)存儲(chǔ)器或者特殊的邏輯函數(shù)比單個(gè)的邏輯單元(LE)更有效LE嵌入式陣列邏輯陣列LELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELEEABEABEABEABEABFLEX10K的EAB什么是EAB?容量為2Kbit的51FLEX10K的EAB模塊圖輸出時(shí)鐘DRAM/ROM256x8512x41024x22048x1DDD寫脈沖電路輸出寬度8,4,2,1

數(shù)據(jù)寬度8,4,2,1地址寬度8,9,10,11

寫使能輸入時(shí)鐘FLEX10K的EAB模塊圖輸出時(shí)鐘DRAM/ROMDDD522.用EAB實(shí)現(xiàn)RAM功能EAB的字長(zhǎng)是可配置的EAB的大小靈活可變通過(guò)組合EAB可以構(gòu)成更大的模塊不需要額外的邏輯單元，不引入延遲，EAB可配置為深度達(dá)2048的存儲(chǔ)器256x8512x41024x22048x1256x8256x8512x4512x4256x16512x82.用EAB實(shí)現(xiàn)RAM功能EAB的字長(zhǎng)是可配置的256x853

(1)將EAB級(jí)聯(lián)成”更寬”的RAM.地址[7..0]數(shù)據(jù)[3..0]數(shù)據(jù)[7..4]寫使能輸出時(shí)鐘輸入時(shí)鐘輸出[3..0]輸出[7..4]512*4RAM與控制邏輯地址線[8..0]數(shù)據(jù)線[3..0]512*4RAM與控制邏輯寫使能輸出時(shí)鐘輸入時(shí)鐘地址線[8..0]數(shù)據(jù)線[3..0]寫使能輸出時(shí)鐘輸入時(shí)鐘輸出輸出地址[7..0]數(shù)據(jù)[3..0]數(shù)據(jù)[7..4]寫使能輸54(2)將EAB擴(kuò)展成”更深”的RAM.時(shí)鐘WE地址[10..0]數(shù)據(jù)地址11邏輯陣列邏輯陣列EAB2048X1CLKWE地址[10...0]數(shù)據(jù)EAB2048X1CLKWE地址[10...0]數(shù)據(jù)復(fù)用選擇(2)將EAB擴(kuò)展成”更深”的RAM.553.用EAB實(shí)現(xiàn)FIFO功能.

FIFO緩沖器廣泛用于通信,打印機(jī),微處理器等設(shè)備中,這些突發(fā)性的數(shù)據(jù)速率往往大于它們所能接受或處理的速率.通常這些系統(tǒng)需要一個(gè)緩沖器對(duì)高速數(shù)據(jù)進(jìn)行存儲(chǔ),直到較慢的處理進(jìn)程準(zhǔn)備好.數(shù)據(jù)進(jìn)入FIFO緩存的平均速率必須小于或等于數(shù)據(jù)輸出速率.3.用EAB實(shí)現(xiàn)FIFO功能.56EAB構(gòu)成FIFO讀寫2x時(shí)鐘T數(shù)據(jù)讀計(jì)數(shù)器ENAQ[]讀計(jì)數(shù)器ENAQ[]地址[]數(shù)據(jù)[]寫使能D輸出[]Q輸出1x時(shí)鐘EAB構(gòu)成FIFO讀寫2x時(shí)鐘T數(shù)據(jù)讀計(jì)數(shù)器ENAQ[]讀計(jì)57

4.EAB與邏輯單元

EAB不只用于存儲(chǔ)功能,由于嵌入式陣列可以被看做是一個(gè)大的LUT,所以對(duì)于實(shí)現(xiàn)高扇入函數(shù)很理想,而低復(fù)雜性和隨機(jī)性可在邏輯單元LE中實(shí)現(xiàn).FLEX10K器件包括組合邏輯和寄存器,能實(shí)現(xiàn)相對(duì)簡(jiǎn)單的功能,隨著功能的簡(jiǎn)單化,所需邏輯單元的數(shù)量增長(zhǎng)較快.相比之下,嵌入式陣列是用簡(jiǎn)單的單級(jí)邏輯實(shí)現(xiàn)函數(shù)的,因此具有更高的器件效率和更好的性能.許多復(fù)雜的功能都能在一個(gè)EAB中實(shí)現(xiàn),這樣占用的器件面積會(huì)更小,并且比邏輯單元的實(shí)現(xiàn)時(shí)延更短,速度更快.

585.EAB的使用存儲(chǔ)器功能用作同步或者異步RAM單端口或者雙端口FIFORAM可用來(lái)實(shí)現(xiàn)動(dòng)態(tài)硬件重配置邏輯功能配置時(shí)，EAB是可以預(yù)裝的實(shí)現(xiàn)一個(gè)大的查找表，尤其適用于快速乘法器，狀態(tài)機(jī)和算術(shù)邏輯單元等5.EAB的使用存儲(chǔ)器功能596.查找表LUT邏輯功能通過(guò)配置在只讀模式下對(duì)EAB編程，可生成一個(gè)大的LUT用LUT查找結(jié)果比用算法計(jì)算要快的多。（1）對(duì)稱乘法器是兩個(gè)具有相同寬度的輸入信號(hào)乘法器。（2）并行乘法器。（3）時(shí)域多選乘法器。（4）非對(duì)稱乘法器。（5）數(shù)字濾波器。（6）動(dòng)態(tài)重配置。兩個(gè)被乘數(shù)進(jìn)入EAB的地址輸入端，從數(shù)據(jù)輸出端讀取結(jié)果。為了提高速度，并行乘法器用多個(gè)EAB并行產(chǎn)生全部的局部結(jié)果。一個(gè)時(shí)域多選乘法器用一個(gè)EAB，在不同的時(shí)鐘周期復(fù)用同一個(gè)EAB產(chǎn)生全部的局部結(jié)果。EAB地址輸入端的多路選擇器控制每一個(gè)局部結(jié)果的相位，把結(jié)果乘以16的n次方得到每個(gè)相應(yīng)的有效位。一個(gè)累加器把局部的結(jié)果相加產(chǎn)生最終的結(jié)果。非對(duì)稱乘法器可以實(shí)現(xiàn)兩個(gè)不等寬的數(shù)據(jù)相乘。嵌入式陣列能夠有效地實(shí)現(xiàn)定點(diǎn)乘法器，定點(diǎn)乘法器常用于數(shù)據(jù)路徑的應(yīng)用，這些都需要一個(gè)常數(shù)來(lái)乘或調(diào)整一系列數(shù)據(jù)把固定的系數(shù)結(jié)果存放在LUT中產(chǎn)生高性能的調(diào)整功能。由于系數(shù)只存放在LUT中值的影響，那么它就可以在操作的任何階段被重寫。在任何時(shí)候都可以重寫EAB的內(nèi)容，而不重新配置整個(gè)器件。因此EAB的邏輯功能在器件的其他部分工作時(shí)改變。要實(shí)現(xiàn)動(dòng)態(tài)配置，外部數(shù)據(jù)必須把新的配置數(shù)據(jù)寫入EAB。數(shù)據(jù)可以從ROM、RAM、或CPU端口讀入。6.查找表LUT邏輯功能通過(guò)配置在只讀模式下60EAB可以用來(lái)實(shí)現(xiàn)乘法器VS非流水線結(jié)構(gòu),使用35個(gè)LE,速度為34MHz流水線結(jié)構(gòu)速度為100MHz,EAB8890MHz用EAB實(shí)現(xiàn)的流水線乘法器操作速度可達(dá)90MHz!實(shí)例:4x4乘法器+(6LE)+(6LE)+(7LE)8LELELELELELELELELELELELELELELELEEAB可以用來(lái)實(shí)現(xiàn)乘法器VS非流水線結(jié)構(gòu),使用35個(gè)LE61二邏輯單元(LE)

邏輯單元(LE)是FLEX10K結(jié)構(gòu)中的最小單元,它很緊湊,能有效地實(shí)現(xiàn)邏輯功能.每個(gè)LE含有一個(gè)4輸入的LUT,一個(gè)帶有同步使能的可編程觸發(fā)器,一個(gè)進(jìn)位鏈和一個(gè)級(jí)聯(lián)鏈.每個(gè)LE都能驅(qū)動(dòng)局域互連和快速通道互連。LE有兩個(gè)驅(qū)動(dòng)互連輸出，一個(gè)是驅(qū)動(dòng)局部的互連輸出，另一個(gè)是驅(qū)動(dòng)行或列的快速通道的互連輸出，這兩個(gè)輸出可以單獨(dú)控制。邏輯單元的結(jié)構(gòu)圖二邏輯單元(LE)邏輯單元的結(jié)構(gòu)圖62FLEX系列的進(jìn)位鏈DFF進(jìn)位輸入(來(lái)自上一個(gè)邏輯單元)S1LE1查找表LUT進(jìn)位鏈DFFS2LE2A1B1A2B2進(jìn)位輸出(到LAB中的下一個(gè)邏輯單元)進(jìn)位鏈查找表LUT快速加法器,比較器和計(jì)數(shù)器FLEX系列的進(jìn)位鏈DFF進(jìn)位輸入S1LE1查找表進(jìn)位鏈D63進(jìn)位鏈基準(zhǔn)參數(shù)使用FLEX系列的進(jìn)位鏈提高速度(以-2速度等級(jí)為參考)8位加法器速度可達(dá)172MHz16位加法器速度可達(dá)108MHz24位加法器速度可達(dá)77MHz進(jìn)位鏈基準(zhǔn)參數(shù)使用FLEX系列的進(jìn)位鏈提高速度(以-2速度64FLEX系列的級(jí)聯(lián)鏈“與”級(jí)聯(lián)鏈“或”級(jí)聯(lián)鏈LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LE1LE2LEnLE1LE2LEn0.6ns2.4ns16位地址譯碼速度可達(dá)2.4+0.6x3=4.2ns性能優(yōu)越,適合扇入大的邏輯功能FLEX系列的級(jí)聯(lián)鏈“與”級(jí)聯(lián)鏈“或”級(jí)聯(lián)鏈LUTLUTI65級(jí)聯(lián)鏈基準(zhǔn)參數(shù)使用FLEX系列的級(jí)聯(lián)鏈實(shí)現(xiàn)扇入很多的邏輯函數(shù).相鄰的的LUT用來(lái)并行地計(jì)算函數(shù)的各個(gè)部分，級(jí)聯(lián)鏈把中間結(jié)果串聯(lián)起來(lái)。級(jí)連鏈可以使用邏輯“與”或者邏輯“或”來(lái)連接相鄰LE的輸出。

每增加一個(gè)LE，函數(shù)的有效輸入增加4個(gè)，其延遲大約會(huì)增加0.7nsn個(gè)LE實(shí)現(xiàn)4n個(gè)變量函數(shù)，LE的延時(shí)接近1.9ns，級(jí)連鏈的延時(shí)約0.7ns。

級(jí)聯(lián)鏈基準(zhǔn)參數(shù)使用FLEX系列的級(jí)聯(lián)鏈實(shí)現(xiàn)扇入很多的邏輯66邏輯單元的工作模式

1.正常模式正常模式適合于一般的邏輯應(yīng)用和各種譯碼功能，它可以發(fā)揮級(jí)連模式的優(yōu)勢(shì)四輸入查找表PRNDENACLRNDATA1DATA2DATA3DATA4進(jìn)位輸入級(jí)連輸入LE輸出到快速通道連接LE輸出到局部連接級(jí)連輸出邏輯單元的工作模式1.正常模式四輸入PRNDENACL672.運(yùn)算模式。運(yùn)算模式提供兩個(gè)3輸入LUT，它們適合于完成加法器、累加器和比較功能。PRNDENACLRN級(jí)連輸出三輸入查找表三輸入查找表級(jí)連模式進(jìn)位模式DATA1DATA2進(jìn)位輸出LE輸出2.運(yùn)算模式。PRNDENACLRN級(jí)連輸出三輸入三輸683.加/減計(jì)數(shù)模式。加/減計(jì)數(shù)模式提供計(jì)數(shù)器使能、時(shí)鐘使能、同步加/減控制和數(shù)據(jù)加載選擇。PRNDENACLRN級(jí)連輸出三輸入查找表三輸入查找表級(jí)連模式進(jìn)位模式DATA1DATA2進(jìn)位輸出DATA3DATA401LE輸出3.加/減計(jì)數(shù)模式。PRNDENACLRN級(jí)連輸出三輸入694.可清除的計(jì)數(shù)模式。

可清除的計(jì)數(shù)器模式類似于加/減計(jì)數(shù)器方式，但它支持同步清除而不是加/減控制。PRNDENACLRN級(jí)連輸出三輸入查找表三輸入查找表進(jìn)位模式DATA1DATA2進(jìn)位輸出DATA3DATA401LE輸出4.可清除的計(jì)數(shù)模式。PRNDENACLRN級(jí)連輸出70三I/O單元

（1I/O單元包含一個(gè)雙向I/O緩沖器和一個(gè)寄存器，它既可以用在需要快速建立時(shí)間的外部數(shù)據(jù)的輸入寄存器上，也可以作為要求快速的“時(shí)鐘—輸出”性能的數(shù)據(jù)輸出寄存器。

每個(gè)IOE中輸出緩沖器輸出信號(hào)的電壓擺率可調(diào)，可通過(guò)配置達(dá)到低噪聲或高速度的要求。每個(gè)IOE的時(shí)鐘、清除、時(shí)鐘使能和輸出使能均由被稱為周邊控制總線的I/O控制信號(hào)網(wǎng)絡(luò)提供

三I/O單元71（2）I/O單元的方塊圖

通往行或者列來(lái)自行或者列來(lái)自邏輯單元（LE）轉(zhuǎn)換速度控制CLR[1..0]ENA[5..0]CLK[3..0]OE[7..0]128462周圍控制總線[11..0]通往邏輯單元（LE）2專用時(shí)鐘漏極開(kāi)路控制全器件清零信號(hào)全器件輸出關(guān)閉信號(hào)CLRNENADQ（2）I/O單元的方塊圖通往行或者列來(lái)自行來(lái)自邏輯單元（L72（3）周邊控制總線使用的高速驅(qū)動(dòng)的能使通過(guò)器件的偏移最小

它提供了多達(dá)12個(gè)周邊控制信號(hào)，其分配如下：8個(gè)輸出使能信號(hào)、6個(gè)時(shí)鐘使能信號(hào)、2個(gè)時(shí)鐘信號(hào)以及2個(gè)清除信號(hào)。

所需的信號(hào)多于6個(gè)時(shí)鐘使能或8個(gè)輸出使能信號(hào)，則可由一個(gè)特定的LE驅(qū)動(dòng)時(shí)鐘使能和輸出使能信號(hào)來(lái)實(shí)現(xiàn)對(duì)器件中每個(gè)IOE的控制。周邊控制總線上的信號(hào)能夠驅(qū)動(dòng)4個(gè)全局信號(hào)

（3）周邊控制總線使用的高速驅(qū)動(dòng)的能使通過(guò)器件的偏移最小73（4）行到I/O單元的連接

當(dāng)IOE作為一個(gè)輸入信號(hào)時(shí)，它可以驅(qū)動(dòng)兩個(gè)獨(dú)立的行通道，當(dāng)IOE作為輸出信號(hào)時(shí)，其輸出信號(hào)由一個(gè)對(duì)行通道進(jìn)行選擇的n選1多路選擇器驅(qū)動(dòng)。多路選擇器的n隨器件中的列數(shù)變化。由8個(gè)IOE分別與行通道相連，每個(gè)IOE最多驅(qū)動(dòng)2個(gè)行通道。

IOE1IOE1每個(gè)IOE由一個(gè)m選1多路選擇驅(qū)動(dòng)器每個(gè)IOE最多驅(qū)動(dòng)2個(gè)行通道行快速通道連接IOE1IOE1每個(gè)IOE由一個(gè)m選1多路選擇驅(qū)動(dòng)器每個(gè)IO74（5）

列到I/O單元的連接

當(dāng)IOE作為一個(gè)輸入時(shí)，它最多驅(qū)動(dòng)兩個(gè)獨(dú)立列通道；當(dāng)IOE作為輸出時(shí)，信號(hào)由多路選擇器驅(qū)動(dòng)，該選擇器的選擇信號(hào)來(lái)自列通道。兩個(gè)IOE分別連接到列通道的兩邊。每個(gè)IOE能夠由列通道通過(guò)一個(gè)16選1多路選擇器來(lái)驅(qū)動(dòng)。

IOE1IOE1每個(gè)IOE由一個(gè)16選1多路選擇驅(qū)動(dòng)器每個(gè)IOE最多驅(qū)動(dòng)2個(gè)行通道列快速通道連接（5）列到I/O單元的連接IOE1IOE1每個(gè)IOE由一個(gè)75四輸出配置1.擺率控制慢擺率減小系統(tǒng)噪聲，附加了大約2.9ns的延遲。快擺率用在系統(tǒng)速度要求高的輸出，可適當(dāng)降地噪聲的影響。設(shè)計(jì)人員可以在輸入過(guò)程中在指定引腳之間的擺率。在引腳之間設(shè)定默認(rèn)擺率還可將每個(gè)引腳設(shè)定為漏極開(kāi)路狀態(tài)2.漏極開(kāi)路選擇

每個(gè)I/O引腳都提供了可供選擇的漏極開(kāi)路輸出，這種漏極開(kāi)路輸出：能夠提供系統(tǒng)級(jí)的控制信號(hào)能夠驅(qū)動(dòng)5.0VCOMS輸入引腳，該漏極開(kāi)路輸出有一個(gè)到5.0V電源的上拉電阻。開(kāi)路有效時(shí)驅(qū)動(dòng)低電平，無(wú)效時(shí)可由電阻拉到5.0V四輸出配置1.擺率控制763.多電壓I/O接口

FLEX10K支持多電壓I/O接口，允許FLEX10K、FLEX10KA和FLEX10K接到以不同電源電壓工作的系統(tǒng)中。這些器件有一組供內(nèi)部電路工作的電源和供輸入緩沖器工作的電源引腳VCCINT一組I/O輸出驅(qū)動(dòng)器的電源引腳VCCIO。

VCCINT必須始終接到5.0V電源在5.0VVCCINT電平下，輸入電壓是TTL電平，并同3.3V和5.0V輸入兼容當(dāng)VCCIO引腳接3.3V或5.0V電源時(shí)，輸出電平與5.0V系統(tǒng)兼容；而當(dāng)VCCIO引腳接3.3V電源時(shí)，輸出電平與3.3V和5.0V系統(tǒng)兼容。VCCIO電平低于4.75V工作時(shí)，將會(huì)在tOD參數(shù)上增加一個(gè)額定的短延時(shí)。3.多電壓I/O接口77一般性測(cè)試每個(gè)FLEX10K器件都經(jīng)過(guò)了功能測(cè)試，并保證合格。每個(gè)可配置的SRAM位均可測(cè)試，并且所有邏輯功能保證100%地可配置。在制造過(guò)程的各個(gè)階段，采用了多種測(cè)試數(shù)據(jù)對(duì)器件進(jìn)行配置。VccC1器件上升和下降時(shí)間〈3ns250器件輸出到測(cè)試系統(tǒng)一般性測(cè)試每個(gè)FLEX10K78定時(shí)模型連續(xù)式高性能的FastTrack互連資源確?？深A(yù)測(cè)性能和準(zhǔn)確的仿真分析。定時(shí)模型給出了電路中對(duì)應(yīng)的各種路徑和各單元的延時(shí)，能夠估算出信號(hào)源經(jīng)過(guò)互連線到指令位置的性能。專用時(shí)鐘輸入內(nèi)部連接I/O單元邏輯單元嵌入式陣列塊定時(shí)模型連續(xù)式高性能的FastTrack793.3FLEX10KA的特點(diǎn)高達(dá)25萬(wàn)門的密度基于具有革命意義的FLEX10K嵌入式陣列結(jié)構(gòu)3.3V供電電壓,0.35微米的四層金屬工藝(計(jì)數(shù)器時(shí)鐘頻率)高達(dá)104MHz的性能低功耗接受5.0V輸入(與TTL和CMOS電平兼容的3.3V輸出接口)與FLEX10K系列兼容-1速度等級(jí)的器件已經(jīng)面市!3.3FLEX10KA的特點(diǎn)高達(dá)25萬(wàn)門的密度80密度領(lǐng)先存儲(chǔ)器容量(單位:Bit)典型可用門EPF10K10/AEPF10K20EPF10K30/AEPF10K40EPF10K5/VEPF10K70EPF10K100/AEPF10K130VEPF10K250A密度領(lǐng)先存儲(chǔ)器容量典型可用門EPF10K10/AEPF10K81基于0.35微米的工藝0.35微米的四層金屬的SRAM工藝EPF10K50

0.5微米,

三層金屬工藝EPF10K50A

0.35微米,

四層金屬工藝芯片面積更小，成本更低基于0.35微米的工藝0.35微米的四層金屬的SRAM82功耗方面的改進(jìn)功耗

(W)EPF10K50EPF10K1003.3VFLEX10KA5.0VFLEX10K3.3V的供電電壓進(jìn)一步減少功耗

P=VI

這里,

P 表示功率

V 表示電壓

I 表示電流

功耗方面的改進(jìn)功耗

(W)EPF10K50EPF10K10083靈活的操作電壓工作在3.3V上接受所有系列成員的5.0V輸入使用5.0V器件時(shí)不必重新設(shè)計(jì)系統(tǒng)GND3.3V3.3V或者

5.0V輸入GND3.3VFLEX10KA器件Logic3.3V器件3.3V輸出可以驅(qū)動(dòng)3.3V或者5.0V器件5.0V器件靈活的操作電壓工作在3.3V上GND3.3V3.3V或者84FLEX10KA系列:門陣列的換代產(chǎn)品密度領(lǐng)先最高可達(dá)25萬(wàn)門工藝領(lǐng)先0.35微米,

四層金屬性能領(lǐng)先3.3V供電，接受5.0V輸入104MHz的系統(tǒng)速度封裝領(lǐng)先BGAQFP價(jià)格低廉FLEX10KA系列:門陣列的換代產(chǎn)品密度領(lǐng)先封裝領(lǐng)先85FLEX10K系列的“MetalFriendly”結(jié)構(gòu)無(wú)晶體管互連使多層金屬工藝達(dá)到最優(yōu)應(yīng)用金屬互連結(jié)構(gòu)Embedded

ArrayBlock

(EAB)IOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEEmbedded

ArrayBlock

(EAB)I/O單元

(IOE)邏輯陣列塊局部互連列快速通道互連IOEIOEIOEIOEIOEIOE邏輯陣列邏輯單元行快速通道互連嵌入式陣列FLEX10K系列的“MetalFriendly”結(jié)86具有競(jìng)爭(zhēng)力的有限擴(kuò)散結(jié)構(gòu)CLB1CLB2CLB3CLB4CLB8CLB5CLB6CLB7CLB12CLB9CLB10CLB11CLB13CLB14CLB15CLB16PSMPSMPSMPSMPSMPSMPSMPSMPSM充滿晶體管的互連結(jié)構(gòu)使管芯面積“爆炸”可編程交換矩陣晶體管金屬InterconnectPointFPGA具有競(jìng)爭(zhēng)力的有限擴(kuò)散結(jié)構(gòu)CLBCLBCLBCLBCLBCLB87Altera器件的冗余特性產(chǎn)量大幅度增加使得10萬(wàn)門器件的價(jià)格可以被用戶接受已經(jīng)證實(shí)的存儲(chǔ)器件制造技術(shù)Altera的專利技術(shù)在PLD制造中的應(yīng)用6項(xiàng)美國(guó)專利,專利號(hào):4,899,067、5,294,975、5,369,314、5,434,514、5,485,102、5,498,975EPF10K100(1996)EP300(1984)Altera器件的冗余特性產(chǎn)量大幅度增加EPF10K10088器件結(jié)構(gòu)是關(guān)鍵Altera的連續(xù)式快速通道互連FastTrack?在管芯尺寸增加不大的情況下提供冗余采用分段式互連結(jié)構(gòu)的器件無(wú)法得到冗余帶來(lái)的好處連續(xù)式互連(CPLD)分段式互連(FPGA)器件結(jié)構(gòu)是關(guān)鍵Altera的連續(xù)式快速通道互連FastTr89冗余使管芯完美冗余列被關(guān)閉嵌入式陣列塊

(EAB)IOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOE嵌入式陣列塊

(EAB)I/O單元(IOE)IOEIOEIOEIOEIOEIOE行快速通道互連邏輯陣列塊列快速通道互連冗余使管芯完美冗余列被關(guān)閉嵌入式陣列塊

(EAB)IOEIO90產(chǎn)量增加促使成本降低產(chǎn)量增加百分比典型邏輯門數(shù)產(chǎn)量增加促使成本降低產(chǎn)量增加百分比典型邏輯門數(shù)913.4FLEX10KE系列器件簡(jiǎn)介FLEX10KE器件的核心的工作電壓為2.5V,它是嵌入式可編程邏輯器件FLEX10K的改改進(jìn)型?？蓾M足多功能、低成本、高性能的系統(tǒng)設(shè)計(jì)要求.1.

改進(jìn)的特性FLEX10KE器件具有的新特性如下l

雙倍RAM的嵌入式陣列塊l

150MHzFIFO性能的雙口RAMl

引腳可選擇I/O箝位二極管l

1.0mmBGA封裝l

低功毫3.4FLEX10KE系列器件簡(jiǎn)介FLEX10KE922.高性能的雙端口RAM獨(dú)立的讀/寫端口

同步或者異步訪問(wèn)6.5ns訪問(wèn)時(shí)間每個(gè)EAB的容量為4Kbits滿足系統(tǒng)對(duì)RAM日益增長(zhǎng)的需求EAB的字長(zhǎng)可以擴(kuò)張16倍以滿足系統(tǒng)對(duì)最大字長(zhǎng)的要求單端口或者雙端口EABWR_ADDWR_DATAWEWR_CLKRD_ADDRD_DATARERD_CLK2.高性能的雙端口RAM獨(dú)立的讀/寫端口EABWR_ADD933.FLEX10K系列結(jié)構(gòu)的優(yōu)越之處管芯尺寸邏輯單元數(shù)量57612,1604,992FLEX10K0.5μFLEX10KA0.35μFLEX10KE0.25μ1,728XC4000XL0.35μ3926,272最早的第一代3.FLEX10K系列結(jié)構(gòu)的優(yōu)越之處管芯尺寸邏輯單94管芯尺寸比較AlteraEPF10K100A相對(duì)管芯尺寸：1.00.35μ工藝4,992個(gè)邏輯單元(LE)12個(gè)EABXilinxXC4062XL相對(duì)管芯尺寸：1.910.35μ工藝相當(dāng)于4,608個(gè)邏輯單元(LE)*沒(méi)有EABAlteraEPF10K100E相對(duì)管芯尺寸：0.60.25μ工藝4,992個(gè)邏輯單元(LE)12個(gè)EAB*1個(gè)CLB相當(dāng)于2兩個(gè)LE管芯尺寸比較AlteraXilinxAltera*1個(gè)C954.

先進(jìn)的工藝技術(shù)。0.25微米的5層金屬工藝l

低功耗的2.5V內(nèi)核l

多電壓標(biāo)準(zhǔn)（MultiVolt?）的I/O引腳接受5.0V的輸入信號(hào)l

采用混合電壓系統(tǒng)，靈活性更高

器件VCCINTFLEX10KEVCCIO輸入電平輸出電平

2.5V

5.0V

2.5V

5.0V

3.3V

3.3Vü(1)üüüüü3.3V2.5V2.5Vüüü(1)由Altera器件輸出驅(qū)動(dòng)的器件的輸入引腳必須兼容3.3V標(biāo)準(zhǔn)。4.

先進(jìn)的工藝技術(shù)。器件VCCINTFLEX965.低功毫和多電壓I/O接口

多電壓I/O操作，支持2.5v、3.3v和5.0v混合電壓系統(tǒng)。專門為3.3V的PCI標(biāo)準(zhǔn)設(shè)計(jì)時(shí)序和電氣特性符合PCI標(biāo)準(zhǔn)I/O引腳支持靈活的供電電壓(VCC)標(biāo)準(zhǔn)利用MAX+PLUS?II用戶可對(duì)器件逐管腳編程同一器件符合3.3V的PCI標(biāo)準(zhǔn)且接受5.0V的輸入FLEX10KE系列器件5.0/3.3/2.5V器件3.3-VPCI總線或者2.5V系統(tǒng)5.低功毫和多電壓I/O接口多電壓I/O操作，支持2.5v97供電電壓變化趨勢(shì)5.0V3.3V2.5V1.8V初始設(shè)計(jì)百分比混合電壓系統(tǒng)日趨流行供電電壓變化趨勢(shì)5.0V3.3V2.5V1.8V初始986.對(duì)封裝的考慮

工程方面引腳數(shù)量

電路板的空間使用效率

引腳與其他器件的兼容性

原型機(jī)開(kāi)發(fā)容易

制造

電路板的空間使用效率

PCB走線寬度的要求

與焊接工藝的兼容性質(zhì)量/產(chǎn)量/成本

6.對(duì)封裝的考慮

工程方面99PLD的封裝技術(shù)PQFPTQFPTQFPPQFP標(biāo)準(zhǔn)BGA標(biāo)準(zhǔn)BGATQFPMicroBGATQFPFineLineBGA標(biāo)準(zhǔn)BGAFineLineBGAFineLineBGAPDIPPLCCPQFPPGAPGA100以下100to144145to240240以上過(guò)時(shí)主流先進(jìn)引腳數(shù)引/器件容量越大要求引腳越多過(guò)時(shí)的形式主流形式先進(jìn)的形式PLD的封裝技術(shù)PQFPTQFPPDIP100以下過(guò)時(shí)主100BGA封裝的領(lǐng)先水平引腳尺寸 27mm管座尺寸1.27mm1.0mm0.8mm0.5mm 17mm 13mm 9mm256引腳672引腳1,024引腳2,500引腳256引腳256引腳256引腳Altera將繼續(xù)保持領(lǐng)先地位BGA封裝的領(lǐng)先水平引腳尺寸 27mm管座尺寸1.27101FLEX10KE－高性能的解決方案雙端口RAM字長(zhǎng)16位的4KbitEAB符合PCI標(biāo)準(zhǔn)的I/O引腳嵌入式結(jié)構(gòu)的發(fā)展1.0mmFineLineBGA?封裝電路板面積節(jié)省一半成本最低下一代封裝基于SRAM的0.25μCMOS工藝五層金屬2.5V內(nèi)核電壓和多電壓標(biāo)準(zhǔn)MultiVolt?的I/O引腳兼容5.0V輸入先進(jìn)的工藝技術(shù)為PCI標(biāo)準(zhǔn)而設(shè)計(jì)100MHz的系統(tǒng)速度實(shí)現(xiàn)150MHz的FIFO性能突破：FLEX10KE－高性能的解決方案雙端口RAM嵌入式結(jié)構(gòu)102密度領(lǐng)先的FLEX10K器件FLEX10K0.5,5.0VFLEX10KA0.35,3.3VFLEX10KE0.25,2.5VEPF10K10EPF10K20EPF10K30EPF10K40EPF10K50EPF10K70EPF10K100EPF10K130EPF10K200EPF10K250密度領(lǐng)先的FLEX10K器件FLEX10KFLEX103門陣列設(shè)計(jì)者的大容量解決方案FLEX6000器件104門陣列設(shè)計(jì)者的大容量解決方案FLEX6000器件104FLEX6000器件系列4.1FLEX6000器件系列概述和特點(diǎn)。4.2OptiFLEX結(jié)構(gòu)和FastFLEXI/O特性。4.3FLEX6000器件系列的功能描述。4.4FLEX6000器件系列輸出配置和I/O單元。FLEX6000器件系列1054.1FLEX6000概述

FLEX6000可編程邏輯器件系列提供了一種低成本，交織式多門數(shù)的門陣列設(shè)計(jì)。

1）它是基于OptiFLEX結(jié)構(gòu)的，能在最小的芯片尺寸上保持高性能和可布線率。2）可重新配置SRAM單元，同時(shí)也能夠通過(guò)在線重新配置改變其功能。3）重復(fù)可編程，而且在出廠前經(jīng)過(guò)100%測(cè)試4)可在板上配置所需要的特定功能。

4.1FLEX6000概述FLEX6000可編程106FLEX6000系列的特點(diǎn)OptiFLEX?結(jié)構(gòu)從10,000到24,000的可用門數(shù)量沒(méi)有“A”后綴的器件采用0.5m三層金屬的SRAM工藝，供電電壓為5.0V

帶有“A”后綴的器件采用0.35m四層金屬的SRAM工藝，供電電壓為3.3V16位計(jì)數(shù)器性能可達(dá)135-MHz符合PCI總線標(biāo)準(zhǔn)引腳兼容所有引腳都有輸出使能控制107FLEX6000系列的特點(diǎn)OptiFLEX?結(jié)構(gòu)107Altera的FLEX6000器件系列特點(diǎn)EPF6010A工藝水平供電電壓引腳兼容情況邏輯門數(shù)量邏輯單元數(shù)量最大用戶I/O引腳封裝形式供貨情況0.35m3.3V兼容

5,000-10,000800160144-PinTQFP208-PinPQFP––已經(jīng)供貨EPF60160.5m5.0V兼容

8,000-16,0001,320204144-PinTQFP208-PinPQFP240-PinPQFP256-PinBGA已經(jīng)供貨EPF6016A0.35m3.3V兼容8,000-16,0001,320204144-PinTQFP208-PinPQFP240-PinPQFP256-PinBGA已經(jīng)供貨EPF6024A0.35m3.3V兼容12,000-24,0001,960215–208-PinPQFP240-PinPQFP256-PinBGA已經(jīng)供貨108Altera的FLEX6000器件系列特點(diǎn)EPF4.2OptiFLEX結(jié)構(gòu)

OptiFLEX結(jié)構(gòu)將器件的速度與可預(yù)測(cè)性能的連續(xù)式快速通道相結(jié)合。快速通道與交織式邏輯陣列塊和FastFLEXI/O相連接，交織式分布的邏輯陣列塊使邏輯單元通過(guò)局部互連與同一LAB聯(lián)系起來(lái)。每個(gè)邏輯單元可驅(qū)動(dòng)兩個(gè)局部互連，還可與19個(gè)邏輯單元通過(guò)高速局部資源進(jìn)行直接通信，這樣就減小了行列的延時(shí)，提高了性能和功效。

4.2OptiFLEX結(jié)構(gòu)OptiFLEX結(jié)構(gòu)109OptiFLEX結(jié)構(gòu)FastFLEX?I/O互相交錯(cuò)的LAB快速通道互連3.2mil(81mm)壓焊點(diǎn)mPitch?技術(shù)RowInterconnect局部互連列互連FLEX6000管芯局部互連列互連行互連PinPin可預(yù)測(cè)的定時(shí)模型改善性能管芯更小降低成本110OptiFLEX結(jié)構(gòu)FastFLEX?I/O互相交錯(cuò)的LAFLEX6000系列的快速通道互連行互連列互連邏輯陣列塊(LAB)邏輯單元(LE)增強(qiáng)的局部互連延遲可預(yù)測(cè)性能優(yōu)越完全的定時(shí)模型111FLEX6000系列的快速通道互連行互連列互連邏輯陣列邏互相交錯(cuò)的邏輯陣列塊（LAB）增強(qiáng)了邏輯單元（LE）對(duì)全局布線資源的訪問(wèn)邏輯單元不但可以連接本邏輯陣列塊（LAB）中的局部連線，而且可以連接相鄰邏輯陣列塊（LAB）中的局部連線布線效率達(dá)到新的水平行互連局部互連列互連112互相交錯(cuò)的邏輯陣列塊（LAB）增強(qiáng)了邏輯單元（LE）對(duì)全局布

FLEX6000結(jié)構(gòu)FastFLEXI/O特性

FLEX6000結(jié)構(gòu)FastFLEXI/O，它能在邏輯單元至輸入/輸出之間提供一條直接通道和高速的時(shí)鐘輸出時(shí)序增強(qiáng)了邏輯單元（LE）的能力邏輯單元（LE）可以通過(guò)局部互連直接驅(qū)動(dòng)引腳，縮短從時(shí)鐘有效沿到輸出的時(shí)間以最小的管芯面積實(shí)現(xiàn)符合PCI總線標(biāo)準(zhǔn)的性能局部互連列互連行互連引腳引腳FLEX6000結(jié)構(gòu)FastFLEXI/O特性1134.3功能描述

FLEX6000OptiFLEX結(jié)構(gòu)由邏輯單元（LE）組成，每個(gè)LE包含一個(gè)4輸入LUT、一個(gè)寄存器和可作為進(jìn)位鏈和級(jí)聯(lián)鏈功能的專用通道。FLEX6000中的門數(shù)包括所有的LUT和寄存器。

邏輯陣列塊由多個(gè)LE組成，每個(gè)LAB包含10個(gè)LE。每個(gè)LAB能夠?qū)崿F(xiàn)一個(gè)計(jì)數(shù)器或一個(gè)多路選擇器這樣規(guī)模的邏輯塊FLEX6000器件的內(nèi)部信號(hào)互連是由FastTrack互連的布線結(jié)構(gòu)提供的，器件引腳間的信號(hào)互連也是通過(guò)FastTrack互連的布線結(jié)構(gòu)提供的。

I/O引腳是由I/O單元饋電的，這些I/O單元分布在快速通道的行和列的末端。

4.3功能描述FLEX6000114互相交錯(cuò)的邏輯陣列塊（LAB）增強(qiáng)了邏輯單元（LE）對(duì)全局布線資源的訪問(wèn)邏輯單元不但可以連接本邏輯陣列塊（LAB）中的局部連線，而且可以連接相鄰邏輯陣列塊（LAB）中的局部連線布線效率達(dá)到新的水平行互連局部互連列互連115互相交錯(cuò)的邏輯陣列塊（LAB）增強(qiáng)了邏輯單元（LE）對(duì)全局布邏輯單元（LE）

LE是FLEX6000結(jié)構(gòu)中的最小單元，它很緊湊，能提供有效的邏輯運(yùn)用。每個(gè)LE有一個(gè)4輸入LUT、一個(gè)可編程觸發(fā)器、一個(gè)進(jìn)位鏈和一個(gè)級(jí)聯(lián)鏈。

數(shù)據(jù)1Lab控制3LE輸出進(jìn)位鏈級(jí)聯(lián)鏈查找表

(LUT)清零和預(yù)置邏輯時(shí)鐘選擇進(jìn)位輸入級(jí)聯(lián)輸入進(jìn)位輸出級(jí)聯(lián)輸出Lab控制1CLRNDQ數(shù)據(jù)2數(shù)據(jù)3數(shù)據(jù)4Lab控制2Lab控制4邏輯單元（LE）LE是FLEX6116級(jí)聯(lián)鏈

“與”級(jí)聯(lián)鏈“或”級(jí)聯(lián)鏈LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LE1LE2LEnLE1LE2LEn0.6ns2.4ns16位地址譯碼速度可達(dá)2.4+0.6x3=4.2ns級(jí)聯(lián)鏈“與”級(jí)聯(lián)鏈“或”級(jí)聯(lián)鏈LUTLUTIN[3..0117

邏輯單元工作模式

（1）正常模式正常模式適合于一般的邏輯應(yīng)用和各種譯碼功能，它可以發(fā)揮級(jí)連模式的優(yōu)勢(shì)四輸入查找表PRNDENACLRNDATA1DATA2DATA3DATA4進(jìn)位輸入LE輸出到快速通道連接級(jí)連輸出Q邏輯單元工作模式（1）正常模式四輸入PRNDENACLR118（2）運(yùn)算模式運(yùn)算模式適合于實(shí)現(xiàn)加法器、累加器和比較器PRNDENACLRN級(jí)連輸出三輸入查找表三輸入查找表級(jí)連模式進(jìn)位模式進(jìn)位輸出LE輸出（2）運(yùn)算模式PRNDENACLRN級(jí)連輸出三輸入三輸入級(jí)連119（3）計(jì)數(shù)模式加/減計(jì)數(shù)模式提供計(jì)數(shù)器使能、同步清除、同步加/減控制和同步數(shù)據(jù)加載選擇。PRNDCLRN級(jí)連輸出三輸入查找表三輸入查找表級(jí)連輸入進(jìn)位輸入DATA1DATA2進(jìn)位輸出DATA3LE輸出LAB同步裝載LAB同步清除（3）計(jì)數(shù)模式PRNDCLRN級(jí)連輸出三輸入三輸入級(jí)連輸入進(jìn)120清除和置位邏輯可編程寄存器的清除和置位邏輯由輸入到LE的LABCTRL1和LABCTRL2控制。LE寄存器有一個(gè)異步清除，它能夠?qū)崿F(xiàn)異步置位。MAX+PLUSII編譯器在編譯過(guò)程中能自動(dòng)的把不用的清除或置位置成高電平。清除和置位邏輯能夠通過(guò)設(shè)計(jì)輸入實(shí)現(xiàn)異步清除或異步置位兩種方式之一。PRNDCLRNPRNDCLRNQQLABCTRL1或LABCTRL2LABCTRL1或LABCTRL2Chip-WideResetChip-WideReset異步清除異步置位清除和置位邏輯可編程寄存器的清除和置位邏輯由輸入1214.4I/O單元

I/O單元包含一個(gè)雙向I/O緩沖器和一個(gè)寄存器，它可以作為需要快速建立時(shí)間的外部數(shù)據(jù)的輸入寄存器，也可以為要求快速“時(shí)鐘—輸出”性能的數(shù)據(jù)輸出寄存器。IOE引腳可以作為輸入/輸出或雙向引腳

延遲來(lái)自LAB的局部互連來(lái)自LAB的局部互連芯片輸出使能去行或列互連擺率控制4.4I/O單元