《數(shù)字電子技術(shù)基礎(chǔ)》復(fù)習(xí)指導(dǎo)

PAGEPAGE37/34第一章 數(shù)制與碼制第二章邏輯代數(shù)基一、本章知識(shí)點(diǎn)數(shù)制及不同數(shù)制間的轉(zhuǎn)換熟練掌握各種不同數(shù)制之間的互相轉(zhuǎn)換。碼制定義、碼的表示方法BCD碼的定義，常用BCD碼特點(diǎn)及表示十進(jìn)制數(shù)的方法。原碼、反碼、補(bǔ)碼的表示方法正數(shù)及負(fù)數(shù)的原碼、反碼、補(bǔ)碼。邏輯代數(shù)的基本公式和常用公式掌握邏輯代數(shù)的基本公式和常用公式。定義，應(yīng)用邏輯函數(shù)的表示方法及相互轉(zhuǎn)換邏輯函數(shù)最小項(xiàng)之和的標(biāo)準(zhǔn)形式邏輯函數(shù)的化簡(jiǎn)公式法化簡(jiǎn)邏輯函數(shù)卡諾圖法化簡(jiǎn)邏輯函數(shù)的基本原理及化簡(jiǎn)方法二、例題（一）概念題數(shù)字信號(hào)是指在 和數(shù)量上都是離散的信號(hào)。BCD碼是指用 二進(jìn)制數(shù)碼表示一位十進(jìn)制數(shù)。一個(gè)三位十進(jìn)制數(shù)的余3BCD10010011，則與它相應(yīng)的8421BCD碼是 。邏輯函數(shù)YAB表達(dá)的邏輯符號(hào)為 。如果兩個(gè)表達(dá)式相等，那么它們的對(duì)偶式也 。常用的邏輯函數(shù)的表示方法有 及函數(shù)式、邏輯圖、卡諾圖等。最簡(jiǎn)與或表達(dá)式的條件，不僅要求其中的乘積項(xiàng)最少，而且求 。利用卡諾圖化簡(jiǎn)邏輯函數(shù)的基本原理就是 。邏輯代數(shù)中邏輯變量的取值只有0和1兩種可能它們不再表示數(shù)量的大小只代表二種不同的 。（二）數(shù)制轉(zhuǎn)換1.(46.125)10=( )2=( )8=( )162.(13.A)16=( )2=( )103.(10011.1)2=( )8=( )10（三）寫(xiě)出下列數(shù)的八位二進(jìn)制數(shù)的原碼、反碼、補(bǔ)碼(01表示負(fù)數(shù))=反碼補(bǔ)碼；負(fù)數(shù)，反碼：除符號(hào)位以外，對(duì)原碼逐位取反；補(bǔ)碼：反碼+11.（-35）10=() =(原碼) =(反碼)補(bǔ)碼2.(+35)10=() =(原碼) =(反碼)補(bǔ)碼3.(-110101)2=() =(原碼) =(反碼)補(bǔ)碼4.(+110101)2=() =(原碼) =(反碼)補(bǔ)碼5.(-17)8=() =(原碼) =(反碼)補(bǔ)碼（四）將下列三位BCD碼轉(zhuǎn)換為十進(jìn)制數(shù)根據(jù)BCD碼的編碼規(guī)則，四位一組展成對(duì)應(yīng)的十進(jìn)制數(shù)。31.(10110010110)3余 碼

=（ ）10碼2.(10110010110)8421 =（ ）10碼（五）分別求下列函數(shù)的對(duì)偶式Y(jié)‘和反函數(shù)YY(AB)CDYABC（六）求下列函數(shù)的與非-與非式。1. YABAB（七）將下列函數(shù)展成最小項(xiàng)之和的標(biāo)準(zhǔn)形式Y(jié)=ABBCYS（八）用公式法化簡(jiǎn)下列函數(shù)Y(B,C)ACABCYABCDD（九）用卡諾圖化簡(jiǎn)下列邏輯函數(shù)1. Y(B,C,D)2.Y(B,C,D)dY(B,C,D) m(0,1,2,5,7,8,9)3.約束條件:ABAC0第三章門(mén)電路一、本章重點(diǎn)各類(lèi)門(mén)電路的符號(hào)及功能；TTL電路的外特性及其應(yīng)用CMOS二、本章知識(shí)點(diǎn)(一)基本概念1、熟記各種功能門(mén)電路的邏輯符號(hào)。2TTLCMOS（。3、正確理解噪聲容限的概念。4、正確理解哪些TTL門(mén)電路可以將輸出端并聯(lián)使用。5、正確理解門(mén)電路多余輸入端的處理方法（應(yīng)該接什么邏輯電平。6TTL判斷輸入端在接不同負(fù)載電阻時(shí)所對(duì)應(yīng)的相應(yīng)邏輯值。7TTL（相應(yīng)的電流方向及大小。8TTL（相應(yīng)的電流方向及大小。9、會(huì)判斷負(fù)邏輯的門(mén)電路轉(zhuǎn)換成正邏輯時(shí)門(mén)電路新的邏輯功能。10、會(huì)比較TTL74H74S74LS）的性能（功耗。11、熟記集電極開(kāi)路門(mén)、三態(tài)門(mén)、CMOS傳輸門(mén)的功能及邏輯符號(hào)。12、正確理解集電極開(kāi)路的門(mén)電路（OC門(mén)）使用時(shí)時(shí)需要外接電源和限流電阻，輸出端能并聯(lián)使用實(shí)現(xiàn)“線與”的工作特點(diǎn)。13、會(huì)根據(jù)使能端邏輯值判斷三態(tài)門(mén)的工作狀態(tài)，會(huì)根據(jù)控制端邏輯值判斷CMOS傳輸門(mén)的工作狀態(tài)。14、正確理解CMOS的特點(diǎn)；CMOS(二)簡(jiǎn)要分析熟練掌握各種功能門(mén)電路的邏輯功能。熟練掌握TTL的負(fù)載特性、輸入/輸出端的電壓電流關(guān)系特性，會(huì)判斷各種情況下輸入端的邏輯值。熟練掌握集電極開(kāi)路門(mén)的線與結(jié)構(gòu)、三態(tài)門(mén)工作狀態(tài)的判斷、CMOS在掌握以上知識(shí)點(diǎn)的前提下，具備以下分析能力：1、根據(jù)各種門(mén)電路的給定接法，寫(xiě)出相應(yīng)的輸出邏輯表達(dá)式。2、根據(jù)各種門(mén)電路的給定接法，求出相應(yīng)的輸出邏輯值。3、根據(jù)各種門(mén)電路的給定接法、及輸入波形，畫(huà)出相應(yīng)的輸出波形。4三、例題（一）概念題10邏輯。TTL與非門(mén)多余輸入端應(yīng)該接 。TTL或非門(mén)多余的輸入端應(yīng)該接 。對(duì)于TTL門(mén)電路，在保證輸出高、低電平基本不變的條件下，輸入電平的許波動(dòng)范圍稱(chēng)之為 。利用三態(tài)門(mén)電路可以實(shí)現(xiàn)數(shù)據(jù)的 傳輸。集電極開(kāi)路的門(mén)電路OC門(mén)）能實(shí)現(xiàn)“線與，但這種門(mén)電路工作時(shí)需要接 才能正常工作。TTL門(mén)電路中，可以將輸出端并聯(lián)使用的是門(mén)。TTL電路的74、74H、74S、74LS幾個(gè)系列產(chǎn)品中， 系列產(chǎn)品工作速度快，功耗小。工廠在組裝和調(diào)試由CMOS器件構(gòu)成的電路時(shí)，把電烙鐵接地的目是 。CMOS傳輸門(mén)屬于雙向器件所以它的 可以互易使用。電子模擬開(kāi)關(guān)用來(lái)傳輸連續(xù)變化的模擬電壓信號(hào)，它的基本電路是由組成的。（二TTL（高阻）？（三）TTL

=2K，R

=0.7K，試分別寫(xiě)出輸出函數(shù)的表達(dá)式。

ON OFF（四）TTLY1Y2Y3Y4波形。（五）已知CMOS邏輯電路如圖所示，試寫(xiě)出輸出邏輯函數(shù)Y1、Y2的表達(dá)式。（六）TTL門(mén)電路如圖所示。圖中多余輸入端B應(yīng)接 。Ff(A,C)1誤，請(qǐng)改正。在上述1（2）問(wèn)題解決后：如A=1、C=0，1門(mén)輸出Y ，F(xiàn)= ；11如A=1、C=1，1門(mén)輸出Y ，F(xiàn)= ；1（七）已知邏輯電路如圖所示，試分別寫(xiě)出Y1、Y2、Y3、Y4的輸出邏輯值。第四章組合邏輯電路一、本章知識(shí)點(diǎn)(一)概念的狀態(tài)無(wú)關(guān)。電路結(jié)構(gòu)特點(diǎn)：只有門(mén)電路，不含存儲(chǔ)（記憶）單元。進(jìn)制代碼。優(yōu)先編碼器：幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。顯示譯碼器：半導(dǎo)體數(shù)碼管(LED數(shù)碼管)、液晶顯示器(LCD)數(shù)據(jù)選擇器：從一組輸入數(shù)據(jù)中選出某一個(gè)輸出的電路，也稱(chēng)為多路開(kāi)關(guān)。加法器11位二進(jìn)制數(shù)相加的電路。超前進(jìn)位加法器與串行進(jìn)位加法器相比雖然電路比較復(fù)雜，但其速度快。數(shù)值比較器：比較兩個(gè)數(shù)字大小的各種邏輯電路。組合邏輯電路中的競(jìng)爭(zhēng)一冒險(xiǎn)現(xiàn)象(100變的現(xiàn)象。競(jìng)爭(zhēng)-冒險(xiǎn)：由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象。消除競(jìng)爭(zhēng)一冒險(xiǎn)現(xiàn)象的方法：接入濾波電容、引入選通脈沖、修改邏輯設(shè)計(jì)(二)組合邏輯電路的分析方法分析步驟：由圖寫(xiě)出邏輯函數(shù)式，并作適當(dāng)化簡(jiǎn)；注意：寫(xiě)邏輯函數(shù)式時(shí)從輸入到輸出逐級(jí)寫(xiě)出。由函數(shù)式列出真值表；根據(jù)真值表說(shuō)明電路功能。(三)組合邏輯電路的設(shè)計(jì)方法設(shè)計(jì)步驟：邏輯抽象：設(shè)計(jì)要求 文字描述的具有一定因果關(guān)系的事件。邏輯要求 真值表設(shè)定變量--根據(jù)因果關(guān)系確定輸入、輸出變量；狀態(tài)賦值：定義邏輯狀態(tài)的含意輸入、輸出變量的兩種不同狀態(tài)分別用0、1代表。(3)列出真值表由真值表寫(xiě)出邏輯函數(shù)式真值表→函數(shù)式，有時(shí)可省略。選定器件的類(lèi)型可選用小規(guī)模門(mén)電路，中規(guī)模常用組合邏輯器件或可編程邏輯器件。函數(shù)化簡(jiǎn)或變換式用門(mén)電路進(jìn)行設(shè)計(jì)：從真值表 卡諾圖/公式法化簡(jiǎn)。相似的形式。5.畫(huà)出邏輯圖原理性設(shè)計(jì)(邏輯設(shè)計(jì))完成。(四)常用組合邏輯電路的功能編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器(五)用常用中規(guī)模集成組合邏輯器件計(jì)組合電路方法：選擇集成二進(jìn)制譯碼器；(2)寫(xiě)函數(shù)的標(biāo)準(zhǔn)與非-(3)確認(rèn)變量和輸入關(guān)系；(4)畫(huà)連線圖。方法：(2)對(duì)照比較確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系；輸入變量可能是變量(原變量或反變量)，也可能是常量(01)(3)畫(huà)連線圖。用加法器設(shè)計(jì)組合電路--用在加（減）二、例題（一）概念題超前進(jìn)位加法器與串行進(jìn)位加法器相比雖然電路復(fù)雜但其特點(diǎn)是 。組合邏輯電路在結(jié)構(gòu)上的共同特點(diǎn)是 。編碼器的邏輯功能就是把輸入的信號(hào)編成一個(gè)對(duì)應(yīng)的 代碼。組合邏輯電路在邏輯功能上的共同特點(diǎn)是任意時(shí)刻的輸出僅取決于該時(shí)刻輸入，與 無(wú)關(guān)。優(yōu)先編碼器當(dāng)同時(shí)有幾個(gè)輸入信號(hào)時(shí)只對(duì)其中 進(jìn)行編碼。全加器就是能實(shí)現(xiàn) 電路。消除競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象的方法除采用接入濾波電容、引入選通脈沖外，還可采用 方法。當(dāng)二個(gè)多位數(shù)相加時(shí)，必須采用 電路。編碼器、譯碼器、數(shù)據(jù)選擇器這三種器件中，可用來(lái)設(shè)計(jì)組合邏輯電路的件是 。LED顯示器是指 顯示器。（二）組合電路如圖所示，分析該電路的邏輯功能。&&&&P&≥1&B LC（三）81數(shù)據(jù)選擇器組成的邏輯電路如圖所示，試分析其邏輯功能。（四3線-874LS18輸出低電平有效41（74LS15）ABB0121AYYY0D0AABB0121AYYY0D0A1D2 274LS138Y174LS153F1SSS13YD22YYY45367D3AA1 0SC C2 1（五）設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個(gè)亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。1）用門(mén)電路實(shí)現(xiàn)2）3-8線譯碼器實(shí)現(xiàn)3）41現(xiàn)。（六）分別用74LS153(4選1數(shù)據(jù)選擇器)和74LS152(8選1)實(shí)現(xiàn)函數(shù)F=AB+BC+AC。（七）設(shè)計(jì)一組合電路，要求當(dāng)輸入的8421BCD碼DCBA的數(shù)值能被3整除時(shí)（0作為能被整除處理）輸出為1，否則為0。用與非門(mén)實(shí)現(xiàn)上述電路81數(shù)據(jù)選擇器實(shí)現(xiàn)上述電路（可附加必要的門(mén)）（八）41（BiBi-1FiBi）第五章觸發(fā)器一、本章知識(shí)點(diǎn)1、掌握觸發(fā)器的邏輯功能（其中JK觸發(fā)器邏輯功能最強(qiáng)）2、掌握觸發(fā)器的特性方程3、觸發(fā)器的相互轉(zhuǎn)換方法（JK、D轉(zhuǎn)換成其它類(lèi)型觸發(fā)器）4、掌握J(rèn)K、D觸發(fā)器的動(dòng)作特點(diǎn)（主從、邊沿、維持阻塞觸發(fā)器）5、掌握由JK、D觸發(fā)器等構(gòu)成的電路分析及工作波形繪制二、例題（一）概念題觸發(fā)器按邏輯功能的不同可分為 觸發(fā)器等幾種類(lèi)型。若將D觸發(fā)器的輸入端D與輸出端Q相連，則此觸發(fā)器具有 觸發(fā)的邏輯功能。JK、RS、T三種類(lèi)型觸發(fā)器中， 觸發(fā)器邏輯功能最強(qiáng)。4．D觸發(fā)器的特征方程為 。要把JK觸發(fā)器轉(zhuǎn)換成T`觸發(fā)器只要將J與K分別與 相連接。6．T觸發(fā)器的特性方程為 。7．根據(jù)存儲(chǔ)數(shù)據(jù)的原理不同，觸發(fā)器可分成 、 等兩大類(lèi)8．RS觸發(fā)器的特征方程為 。（二）分析題：1JK觸發(fā)器的觸發(fā)信號(hào)和輸入信號(hào)如圖所示。試畫(huà)出Q1（0）2、用主從的D觸發(fā)器和邊沿觸發(fā)的JK觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號(hào)和輸入信號(hào)，試畫(huà)出Q1、Q2的輸出波形。（所有觸發(fā)器的初態(tài)為0）3、維持阻塞D觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號(hào)CP，試畫(huà)出輸出Y和Q1、Q2的波形。（所有觸發(fā)器的初態(tài)為0）4Y（0）5、維持阻塞D觸發(fā)器組成的電路如圖所示。已知輸入信號(hào)V1，試畫(huà)出輸出VO的波形。（觸發(fā)器的初態(tài)為0）6、已知觸發(fā)信號(hào)和輸入信號(hào)，試畫(huà)出Q端的輸出波形。（觸發(fā)器的初態(tài)為0）7JKY1（0）8JK觸發(fā)器的觸發(fā)信號(hào)和輸入信號(hào)如圖所示。試畫(huà)出Q1（0）9DQ1、Q2的輸出波形。（所有觸發(fā)器的初態(tài)為0）10JKQ的波形（0。DYQ1、Q2（0）第六章時(shí)序邏輯電路一、本章知識(shí)點(diǎn)1、時(shí)序邏輯電路通常由組合電路和存儲(chǔ)電路兩部分組成，而存儲(chǔ)電路是必不可少的。2、時(shí)序邏輯電路邏輯功能特點(diǎn)：任一時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，且取決于電路原來(lái)的狀態(tài)。3、米利、穆?tīng)栃停∕ealyMoore）時(shí)序邏輯電路的概念。4N法、置數(shù)法、74LS160、74LS161、74LS162，注意同步、異步的區(qū)別)5、熟練掌握用JK、D觸發(fā)器構(gòu)成的同步時(shí)序邏輯電路的分析方法6、熟練掌握用JK、D觸發(fā)器設(shè)計(jì)同步計(jì)數(shù)器的方法二、練習(xí)題舉例（一）概念題一個(gè)具體的時(shí)序電路不論其結(jié)構(gòu)形式如何其中 電路是必不可少的。為保證由反相器構(gòu)成的多諧振蕩器能正常工作，反相器的反饋電阻所選取的阻值，定要使電路的靜態(tài)工作點(diǎn)位于反相器傳輸特性的 區(qū)。3．在米利型電路中，輸出信號(hào)不僅取決于存儲(chǔ)電路的狀態(tài)，而且決于 。某一多諧振蕩器輸出信號(hào)的頻率為1MHZ 1中高電平的寬度是 μs

，其占空比為，則此信號(hào)一周期5根據(jù)輸出信號(hào)的特點(diǎn)，將時(shí)序電路劃分為 二種類(lèi)型。（二）分析題：1、分析圖示的時(shí)序電路，寫(xiě)出驅(qū)動(dòng)方程、輸出方程、狀態(tài)方程，畫(huà)出電路的狀態(tài)圖，檢查電路能否自啟動(dòng)，說(shuō)明電路的功能。態(tài)圖，檢查電路能否自啟動(dòng)，說(shuō)明電路的功能。態(tài)圖，檢查電路能否自啟動(dòng)，說(shuō)明電路的功能。態(tài)圖，檢查電路能否自啟動(dòng)，說(shuō)明電路的功能。5、分別用置數(shù)法和置0法將十進(jìn)制計(jì)數(shù)器74LS160接成九進(jìn)制計(jì)數(shù)器。6474LS162A10時(shí)電路各為幾進(jìn)制計(jì)數(shù)器，并畫(huà)出狀態(tài)轉(zhuǎn)換圖。7474LS161474LS85計(jì)數(shù)器如圖所示。試分析這是一個(gè)模幾的計(jì)數(shù)器，并畫(huà)出狀態(tài)轉(zhuǎn)換圖。8JK8421000（8421碼八進(jìn)制計(jì)數(shù)器，其狀態(tài)SSSSSSSS000001、0 1 2 3 4 5 6 701、010、110、111、101、100（P2775.4.1）第七章 脈沖波形的產(chǎn)生和整形一、本章知識(shí)點(diǎn)1、用CMOS門(mén)構(gòu)成的施密特電路的分析與計(jì)算。2、微分型和積分型二種單穩(wěn)態(tài)電路的比較，前者波形好但抗干擾差，后者波形差但抗干擾好。3、晶體振蕩器的振蕩頻率等于晶體的固有頻率。4、占空比的定義。5、用施密特電路構(gòu)成的多諧振蕩器的分析。6、555定時(shí)器構(gòu)成的施密特電路的分析與計(jì)算。7、555定時(shí)器構(gòu)成的單穩(wěn)態(tài)電路的分析與計(jì)算。8、555定時(shí)器構(gòu)成的多諧振蕩器的分析與計(jì)算。二、例題（一）概念題石英晶體多諧振蕩器的振蕩頻率取決于 。單穩(wěn)態(tài)輸出的脈沖寬度僅取決于 。施密特觸發(fā)器能將邊沿變化緩慢的信號(hào)波形整形為 。在微分型與積分型這二種類(lèi)型的單穩(wěn)態(tài)觸發(fā)器中， 單穩(wěn)態(tài)觸發(fā)抗干擾能力較強(qiáng)。某多諧振蕩器輸出信號(hào)頻率為1KHZ，已知q=0.4，輸出信號(hào)低電平的寬度為ms。（二）分析題R1=10K，R2=20K，G1G2CMOS反相器，VDD=10V。求（1）V 、V 及ΔVT+ T- T0（2）畫(huà)出V波形0SG1CMOS12V0V。dd

CC t，d 1 ，

=1.2s；i2、、6 試求1）對(duì)應(yīng)V畫(huà)出圖中V V Vi2、、6 LED亮多長(zhǎng)時(shí)間后自動(dòng)熄滅，RdCd<<5R1C，twi>RdCdViV3的波形。555構(gòu)成圖示電路。01試問(wèn)1）在圖示元件參數(shù)下，估算V 、V02端的振蕩周期T各為多少？0101、02（2）定性畫(huà)出V V 的波形，說(shuō)明電路具備何種功能？01、02S1.2KHz的頻率持續(xù)響10s，試簡(jiǎn)述電路工作原理，并確定圖中R1、R2的阻值。第八章 半導(dǎo)體存儲(chǔ)器一、本章知識(shí)點(diǎn)1、存儲(chǔ)器的分類(lèi)及每種類(lèi)型的特點(diǎn)掩模ROM：信息出廠時(shí)已固化在里面,用戶(hù)無(wú)法更改。存儲(chǔ)器ROM PROMEPROM：信息由用戶(hù)寫(xiě)入，可用光擦除后重寫(xiě)。E2PROM：信息由用戶(hù)寫(xiě)入，可用電擦除后重寫(xiě)。FlashE2PROM存儲(chǔ)器RAM SRAM：靠觸發(fā)器存儲(chǔ)信息，不需刷新。DRAM：利用MOS2、掌握存儲(chǔ)器電路的結(jié)構(gòu)框圖，對(duì)框內(nèi)具體情況有一個(gè)大概的了解3、了解存儲(chǔ)器相關(guān)名詞術(shù)語(yǔ)，如地址數(shù)、字?jǐn)?shù)、字長(zhǎng)、數(shù)據(jù)線及容量等4、掌握存儲(chǔ)器容量擴(kuò)展方法。5、掌握用ROM構(gòu)成組合邏輯函數(shù)的方法及ROM構(gòu)成的組合電路的分析。二、例題（概念題）1、已知某存儲(chǔ)器標(biāo)有1K×4字樣，回答下列問(wèn)題：該存儲(chǔ)器有幾條地址線？該存儲(chǔ)器能存儲(chǔ)多少個(gè)字？每個(gè)字長(zhǎng)是幾位？該存儲(chǔ)器有幾條數(shù)據(jù)線？該存儲(chǔ)器的容量是多少位？2、ROM由哪幾部分組成？各部分的作用是什么？3、在PROM、EPROM、E2PROM及FlashMemory四種存儲(chǔ)器中，可用光改寫(xiě)的是哪種？4、哪些類(lèi)型的ROM可用來(lái)設(shè)計(jì)組合電路？組合電路的輸入變量及輸出變量如何安排？5RAM可分為哪幾種？它們存儲(chǔ)數(shù)據(jù)的原理分別是什么？動(dòng)態(tài)觸發(fā)器存儲(chǔ)數(shù)據(jù)的原理是什么？掩模ROMPROMEPROM、FlashMemory這五種只讀存儲(chǔ)器中哪些可用電信號(hào)擦除？（二）分析題421144K×4的RAM21141K×4RAM。圖示電路是用ROM組成的邏輯電路，分析其功能。用ROM設(shè)計(jì)一個(gè)組合邏輯電路，用來(lái)產(chǎn)生下列一組邏輯函數(shù)ABCBCDABDACD1ABCBCDABDACD2ABCD3Y ABCD4試用ROM1（1）列出全加器的真值表。分別寫(xiě)出“和”及“進(jìn)位”的最小項(xiàng)之和的表達(dá)式。畫(huà)出ROM的點(diǎn)陣圖。第九章可編程邏輯器件一、本章知識(shí)點(diǎn)PLD，PAL，GAL，F(xiàn)PGA，CPLD（P445下）的中文含義是什么。PAL編程的組合電路、時(shí)序電路分析用PAL設(shè)計(jì)組合電路、時(shí)序電路二、例題分析下圖由PALA1,A0;B1,B0;輸出Y3,Y2,Y1,Y0;試分圖示PAL編程電路，試分別分析I1=1I1=0時(shí)電路的功能。３．用圖示PAL設(shè)計(jì)下列邏輯函數(shù)。Qn1QQQQ QQ3 3 2 1 0 3 2Qn1QQQ22102

Q QQQ3 102Qn1QQQQQ QQ1 3 2 1 1 0 1 0Qn1Q0 0CQQ3 2第十章數(shù)-模和模-數(shù)轉(zhuǎn)換一、本章知識(shí)點(diǎn)權(quán)電阻、倒TD/A雙極型D/A轉(zhuǎn)換應(yīng)用電路分析。