數(shù)電基礎(chǔ)知識點(diǎn)考核

數(shù)字電路基礎(chǔ)知識的核查全部是選擇填空希望對大家適用本文檔有子安整理１．以下代碼中為無權(quán)碼的是（

CD

）A.8421BCD碼

B.5421BCD碼

C.余三碼

D.格雷碼2．以下代碼中為恒權(quán)碼的為（AB）A.8421BCD碼

B.5421BCD碼

C.余三碼

D.格雷碼3．一位十六進(jìn)制數(shù)可以用

（C）位二進(jìn)制數(shù)來表示。A.１

B.２

C.４

D.165．在一個(gè)

8位的儲藏單元中，可以儲藏的最大無符號整數(shù)是（

CD

）A.（256）10

B.（127）10

C.（FF）16

D.（255）107．矩形脈沖信號的參數(shù)有ABCA.周期B.占空比C.脈寬D.掃描期常用的BCD碼有（CD）A.奇偶校驗(yàn)碼

B.格雷碼

C.8421碼

D.余三碼10．與模擬電路對照，數(shù)字電路主要的優(yōu)點(diǎn)有（

BCD

）A.簡單設(shè)計(jì)

B.通用性強(qiáng)

C.性好

D.抗攪亂能力強(qiáng)1.描述脈沖波形的主要參數(shù)有幅度、周期、頻率、脈寬、上升時(shí)間、下降時(shí)間、占空比2.數(shù)字信號的特點(diǎn)是在（時(shí)間）上和（峰值）上都是斷續(xù)變化的，其高電平和低電平常用（0）和（1）來表示。3.解析數(shù)字電路的主要工具是（邏輯代數(shù)），數(shù)字電路又稱作（邏輯代數(shù)）4.在數(shù)字電路中，常用的計(jì)數(shù)制除十進(jìn)制外，還有（二進(jìn)制）、（八進(jìn)制）、（十六進(jìn)制）5.常用的BCD碼有（421BCD碼）、（2421BCD碼）、（5421BCD碼）、（余三碼）、等。常用的可靠性代碼有（格雷碼）、（奇偶校驗(yàn)碼)等。1.邏輯變量的取值１和０可以表示：(D)。A.開關(guān)的閉合、斷開B.電位的高、低C.真與假D.電流的有、無當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有(D)個(gè)變量取值組合？A.nB.2nC.N2D.2N邏輯函數(shù)的表示方法中擁有唯一性的是(AD)。A.真值表B.表達(dá)式C.邏輯圖D.卡諾圖7.求一個(gè)邏輯函數(shù)F的對偶式，可將F中的(ACD)A.“·”換成“+”，“+”換成“·”B.原變量換成反變量，反變量換成原變量C.變量不變D.常數(shù)中“0”換成“1”，“1”換成“0”E.常數(shù)不變9．在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。(D)A．全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是110．在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。(BCD)A．全部輸入是0B.全部輸入是1C.任一輸入為0，其他輸入為1D.任一輸入為1邏輯代數(shù)又稱為(布爾)代數(shù)。最基本的邏輯關(guān)系有(與)(或)(非)三種。常用的幾種導(dǎo)出的邏輯運(yùn)為(與非)(或非)(與或非)(同或)(異或）2.邏輯函數(shù)的常用表示方法有（邏輯表達(dá)式）（真值表）（邏輯圖）3.邏輯代數(shù)中與一般代數(shù)相似的定律有（交換律）（分配律）（結(jié)合律）。摩根定律又稱為（反演定律）4.邏輯代數(shù)的三個(gè)重要規(guī)則是（代入規(guī)則）（對偶規(guī)則）（反演規(guī)則）1.三態(tài)門輸出高阻狀態(tài)時(shí)，（ＡＢＤ）是正確的說法。A.用電壓表測量指針不動(dòng)B.相當(dāng)于懸空C.電壓不高不低D.測量電阻指針不動(dòng)2.以下電路中可以實(shí)現(xiàn)“線與”功能的有（ＣＤ）。A.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門3．以下電路中常用于總線應(yīng)用的有（Ａ）。A.TSL門B.OC門C.漏極開路門D.CMOS與非門5．TTL電路在正邏輯系統(tǒng)中，以下各種輸入中（ＡＢＣ）相當(dāng)于輸入邏輯“1”。A.懸空B.經(jīng)過電阻2.7kΩ接電源C.經(jīng)過電阻2.7kΩ接地D.經(jīng)過電阻510Ω接地6．對于TTL與非門閑置輸入端的辦理，可以（ＡＢＤ）A.接電源B.經(jīng)過電阻3kΩ接電源C.接地D.與適用輸入端并聯(lián)7．要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對地外接電阻RI（Ｃ）A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF8．三極管作為開關(guān)使用時(shí)，要提高開關(guān)速度，可（ＡＣＤ）A.降低飽和深度B.增加飽和深度C.采用有源泄放回路D.采用抗飽和三極管9．CMOS數(shù)字集成電路與TTL數(shù)字集成電路對照突出的優(yōu)點(diǎn)是（ＡＣＤ）。A.微功耗B.高速度C.高抗攪亂能力D.電源圍寬10．與CT4000系列相對應(yīng)的國際通用標(biāo)準(zhǔn)型號為（Ｂ）。A.CT74S肖特基系列B.CT74LS低功耗肖特基系列C.CT74L低功耗系列D.CT74H高速系列1.集電極開路門的英文縮寫為（OC）門，工作時(shí)必定外加（電源）和（負(fù)載）2．OC門稱為（集電極開路門）門，多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)（線與）功能。3．TTL與非門電壓傳輸特點(diǎn)曲線分為（飽和區(qū)）區(qū)、（轉(zhuǎn)折區(qū)）區(qū)、（線性區(qū)）區(qū)、（截止區(qū)）區(qū)。4．國產(chǎn)TTL電路（CT4000）相當(dāng)于國際SN54/低功耗肖特基１.N個(gè)觸發(fā)器可以組成能寄存（B）位二進(jìn)制數(shù)碼的寄存器。A.N-1B.NC.N+1ND.22．在以下觸發(fā)器中，有拘束條件的是（C）A.主從JKF/FB.主從DF/FC.同步RSF/FD.邊沿DF/F3．一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有（C）個(gè)穩(wěn)態(tài)。A.0B.1C.2D.3E.44．儲藏8位二進(jìn)制信息要（D）個(gè)觸發(fā)器。A.2B.3C.4D.88．對于JK觸發(fā)器，若J=K，則可完成（C）觸發(fā)器的邏輯功能。A.RSB.DC.TD.Tˊ14．以下觸發(fā)器中，戰(zhàn)勝了空翻現(xiàn)象的有（ABD）A.邊沿D觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.主從JK觸發(fā)器15．以下觸發(fā)器中，沒有拘束條件的是（D）A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器16．描述觸發(fā)器的邏輯功能的方法有（ABCD）A.狀態(tài)變換真值表B.特點(diǎn)方程C.狀態(tài)變換圖D.狀態(tài)變換卡諾圖17．為實(shí)現(xiàn)將JK觸發(fā)器變換為D觸發(fā)器，應(yīng)使（A）A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D18.邊沿式D觸發(fā)器是一種（C）穩(wěn)態(tài)電路。A.無B.單C.雙D.多1．觸發(fā)器有2．一個(gè)基本

（２）個(gè)穩(wěn)態(tài)，儲藏8位二進(jìn)制信息要RS觸發(fā)器在正常工作時(shí)，它的拘束條件是

（８）個(gè)觸發(fā)器。R+S=1，則它不同樣意輸入

S=（０）且R=（０）的信號?！?．觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、Q，定義觸發(fā)器的1狀態(tài)為（Ｑ＝１Q=0），——0狀態(tài)為（Q=0Q=1），可見觸發(fā)器的狀態(tài)指的是（Ｑ）的狀態(tài)。4．一個(gè)基本RS觸發(fā)器在正常工作時(shí)，不同樣意輸入R=S=1的信號，因此它的拘束條件是（RS=0）。5．在一個(gè)CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的（空翻），觸發(fā)方式為（主從式）式或（邊沿式）式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。1．脈沖整形電路有（BC）。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.555準(zhǔn)時(shí)器2．多諧振蕩器可產(chǎn)生（B）A.正弦波

B.矩形脈沖

C.三角波

D.鋸齒波3．石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是

（C）A.速度高B.電路簡單C.振蕩頻率牢固4．TTL單準(zhǔn)時(shí)器型號的最后幾位數(shù)字為（A）

D.輸出波形邊沿陡峭A.555

B.556

C.7555

D.75565．555準(zhǔn)時(shí)器可以組成（ABC）A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器7．以下各電路中，（B）可以產(chǎn)生脈沖準(zhǔn)時(shí)。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器

D.JK觸發(fā)器D.石英晶體多諧振蕩器１．555準(zhǔn)時(shí)器的最后數(shù)碼為555的是（TTL）產(chǎn)品，為7555的是（CMOS）產(chǎn)品。2．施密特觸發(fā)器擁有參數(shù)為（脈寬

（回差）現(xiàn)象，又稱（）。

電壓滯后）特點(diǎn)；單穩(wěn)觸發(fā)器最重要的3．常有的脈沖產(chǎn)生電路有（多諧振蕩器），常有的脈沖整形電路有（單穩(wěn)態(tài)觸發(fā)器）（施密特觸發(fā)器）。4．為了實(shí)現(xiàn)高的頻率牢固度，常采用（石英晶體）振蕩器；單穩(wěn)態(tài)觸發(fā)器碰到外觸發(fā)時(shí)進(jìn)入（暫穩(wěn)態(tài)）態(tài)。１．555準(zhǔn)時(shí)器的最后數(shù)碼為555的是（TTL）產(chǎn)品，為7555的是（CMOS）產(chǎn)品。2．施密特觸發(fā)器擁有（回差）現(xiàn)象，又稱（電壓滯后）特點(diǎn)；單穩(wěn)觸發(fā)器最重要的參數(shù)為（脈寬）。3．常有的脈沖產(chǎn)生電路有（多諧振蕩器），常有的脈沖整形電路有（單穩(wěn)態(tài)觸發(fā)器）（施密特觸發(fā)器）。4．為了實(shí)現(xiàn)高的頻率牢固度，常采用（石英晶體）振蕩器；單穩(wěn)態(tài)觸發(fā)器碰到外觸發(fā)時(shí)進(jìn)入（暫穩(wěn)態(tài)）態(tài)。2．若在編碼器中有50個(gè)編碼對象，則要求輸出二進(jìn)制代碼位數(shù)為（Ｂ）位。A.5B.6C.10D.503.一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（Ｃ）個(gè)。A.1B.2C.4D.167.一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（Ｅ）個(gè)。A.1B.2C.3D.4E.88．在以下邏輯電路中，不是組合邏輯電路的有（Ｄ）。A.譯碼器B.編碼器C.全加器D.寄存器9．八路數(shù)據(jù)分配器，其地址輸入端有（Ｃ）個(gè)。A.1B.2C.3D.4E.810．組合邏輯電路除掉競爭冒險(xiǎn)的方法有（ＡＢ）。A.更正邏輯設(shè)計(jì)B.在輸出端接入濾波電容C.后級加緩沖電路D.障蔽輸入信號的尖峰攪亂11．101鍵盤的編碼器輸出（Ｃ）位二進(jìn)制代碼。A.2B.6C.7D.813．以下電路中，加以合適輔助門電路，（ＡＢ）適于實(shí)現(xiàn)單輸出組合邏輯電路。A.二進(jìn)制譯碼器B.數(shù)據(jù)選擇器C.數(shù)值比較器D.七段顯示譯碼器14.除掉竟?fàn)幟半U(xiǎn)的方法有（更正邏輯設(shè)計(jì)）（接入濾）1．同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯然優(yōu)點(diǎn)是（Ａ）。A.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時(shí)鐘CP控制。2．把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串通可獲?。ǎ模┻M(jìn)制計(jì)數(shù)器。A.4B.5C.9D.203．以下邏輯電路中為時(shí)序邏輯電路的是（Ｃ）A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器N個(gè)觸發(fā)器可以組成能寄存（Ｂ）位二進(jìn)制數(shù)碼的寄存器。A.N-1B.NC.N+1D.2N6．五個(gè)D觸發(fā)器組成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長度為（Ａ）。A.5B.10C.25D.327．同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（Ｂ）。A.沒有觸發(fā)器B.沒有一致的時(shí)鐘脈沖控制C.沒有牢固狀態(tài)D輸.出只與部狀態(tài)有關(guān)8．一位8421BCD碼計(jì)數(shù)器最少需要（Ｂ）個(gè)觸發(fā)器。A.3B.4C.5D.109.欲設(shè)計(jì)0，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，若是設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用（Ｂ）級觸器。A.2B.3C.4D.810．8位移位寄存器，串行輸入時(shí)經(jīng)（Ｂ）個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。A.1B.2C.4D.81．寄存器依照功能不同樣可分為兩類：（移位）寄存器和（數(shù)碼）寄存器。2．?dāng)?shù)字電路依照可否有記憶功能平時(shí)可分為兩類：（組合邏輯電路）（時(shí)序邏輯電路）3．由四位移位寄存器組成的序次脈沖發(fā)生器可產(chǎn)生（４）個(gè)序次脈沖。4．時(shí)序邏輯電路依照其觸發(fā)器可否有一致的時(shí)鐘控制分為（同步）時(shí)序電路和（異步）時(shí)序電路。．將一個(gè)時(shí)間上連續(xù)變化的模擬量變換為時(shí)間上斷續(xù)（失散）的模擬量的過程稱為（Ａ）。A.采樣B.量化C保.持D.編碼7．用二進(jìn)制碼表示指定失散電平的過程稱為（Ｄ）。A.采樣B.量化C保.持D.編碼8．將幅值上、時(shí)間上失散的階梯電平一致歸并到最周邊的指定電平的過程稱為（Ｂ）A.采樣B.量化C保.持D.編碼１0．以下四種變換器，（Ａ）是A/D變換器且變換速度最高。A.并聯(lián)比較型B.逐次逼近型C.雙積分型D.施密特觸發(fā)器將模擬信號變換為數(shù)字信號，需要經(jīng)過（采樣）（保持）（量化）（編碼）1．PROM和PAL的結(jié)構(gòu)是（ＡＤ）。A.PROM的與陣列固定，不可以編程B.PROM與陣列、或陣列均不可以編程C.PAL與陣列、或陣列均可編程D.PAL的與陣列可編程2．當(dāng)用專用輸出結(jié)構(gòu)的PAL設(shè)計(jì)時(shí)序邏輯電路時(shí)，必定還要具備有（Ａ）。A.觸發(fā)器B.晶體管C.MOS管D.電容3．當(dāng)用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計(jì)邏輯電路時(shí)，它們相當(dāng)于（Ａ）。A.組合邏輯電路B.時(shí)序邏輯電路C.儲藏器D.數(shù)模變換器4．PLD器件的基本結(jié)構(gòu)組成有（ＡＢＣＤ）。A.與陣列B.或陣列C.輸入緩沖電路D.輸出電路5．PLD器件的主要優(yōu)點(diǎn)有（ＡＢＣＤ）。A.便于仿真測試B.集成密度高C.可硬件加密D.可改寫6．GAL的輸出電路是（ＡＤ）。A.OLMCB固.定的C.只可一次編程D.可重復(fù)編程7．PLD開發(fā)系統(tǒng)需要有（ＡＢＣＤ）。A.計(jì)算機(jī)B.編程器C.開發(fā)軟件D.操作系統(tǒng)8．只可進(jìn)行一次編程的可編程器件有（ＡＣ）。A.PALB.GALC.PROMD.PLD9．可重復(fù)進(jìn)行編程的可編程器件有（ＢＤ）。A.PALB.GALC.PROMD.ISP-PLD10．ISP-PLD器件開發(fā)系統(tǒng)的組成有（ＡＣＤ）。A.計(jì)算機(jī)B.編程器C.開發(fā)軟件D.編程電纜11．全場可編程（與、或陣列皆可編程）的可編程邏輯器件有（Ｄ）。A.PALB.GALC.PROMD.PLA1．PROM和PAL的結(jié)構(gòu)是（ＡＤ）。A.PROM的與陣列固定，不可以編程B.PROM與陣列、或陣列均不可以編程C.PAL與陣列、或陣列均可編程D.PAL的與陣列可編程2．當(dāng)用專用輸出結(jié)構(gòu)的PAL設(shè)計(jì)時(shí)序邏輯電路時(shí)，必定還要具備有（Ａ）。A.觸發(fā)器B.晶體管C.MOS管D.電容3．當(dāng)用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計(jì)邏輯電路時(shí)，它們相當(dāng)于（Ａ）。A.組合邏輯電路B.時(shí)序邏輯電路C.儲藏器D.數(shù)模變換器4．PLD器件的基本結(jié)構(gòu)組成有（ＡＢＣＤ）。A.與陣列B.或陣列C.輸入緩沖電路D.輸出電路5．PLD器件的主要優(yōu)點(diǎn)有（ＡＢＣＤ）。A.便于仿真測試B.集成密度高C.可硬件加密D.可改寫6．GAL的輸出電路是（ＡＤ）。A.OLMCB固.定的C.只可一次編程D.可重復(fù)編程7．PLD開發(fā)系統(tǒng)需要有（ＡＢＣＤ）。A.計(jì)算機(jī)B.編程器C.開發(fā)軟件D.操作系統(tǒng)8．只可進(jìn)行一次編程的可編程器件有（ＡＣ）。A.PALB.GALC.PROMD.PLD9．可重復(fù)進(jìn)行編程的可編程器件有（ＢＤ）。A.PALB.GALC.PROMD.ISP-PLD10．ISP-PLD器件開發(fā)系統(tǒng)的組成有（ＡＣＤ）。A.計(jì)算機(jī)B.編程器C.開發(fā)軟件D.編程電纜11．全場可編程（與、或陣列皆可編程）的可編程邏輯器件有（Ｄ）。A.PALB.GALC.PROMD.PLA1．一個(gè)容量為1K×8的儲藏器有（ＢＤ）個(gè)儲藏單元。A.8B.8KC.8000D.81922．要組成容量為4K×8的RAM，需要（Ｄ）片容量為256×4的RAM。A.2B.4C.8D.323．尋址容量為16K×8的RAM需要（Ｃ）根地址線。A.4B.8C.14D.16E.16K4．若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個(gè)，則它們的輸出線（即字線加位線）共有有（Ｃ）條。A.8B.16C.32D.2565．某儲藏器擁有8根地址線和8根雙向數(shù)據(jù)線，則該儲藏器的容量為