廣東海洋大學(xué)計算機組成原理真題

注：本文是廣東海洋大學(xué)2016年計算機組成原九真題，文檔及答案由阿稻想洋洋整上傳提供，如有疑問或不妥之處，自行解決或找?guī)熜治?。學(xué)會滿分 SOEASY。一、選擇題（沒具體選項，紅色字體即為選擇答案）1、在定點運算器中，無論采用雙符號位還是單符號位，必須溢出判斷電一般采用異或?qū)崿F(xiàn)。2、同步控制由統(tǒng)一時序信號控制的方___。3、在微型機系統(tǒng)中，外圍設(shè)備通適配與主機的系統(tǒng)總線相連接。4、用16位字長(其中一位符號位)來表示定點小數(shù)時，所能表示的數(shù)值范圍是_0≤|N|_≤5、馮諾依曼工作的基本方式特點按地址訪問并順序執(zhí)行指令5、馮諾依曼工作的基本方式特點按地址訪問并順序執(zhí)行指令5、為確定下一條微指令的地址，通常采用斷定方式，其基本思想通過微指令順序制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地。6、某計算機字長32位，其存儲容量為4MB，若按半字節(jié)編址，它的尋址范圍2M 。7、由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期常用 主存中讀取一個指令字的最短時 來規(guī)定。8、描述ＰＣＩ總線中基本概念不正確的句子C.以橋連接實現(xiàn)的PCI總線結(jié)構(gòu)不允許多條總線并行工作8、微程序控制器中，機器指令與微指令之間的關(guān)系每一條機器指令由一段用微指令組成的微程序來解釋執(zhí)。8、某ＤＲＡＭ中其存儲容量為２Ｇｘ３２位該芯片地址線和數(shù)據(jù)線數(shù)目_31 32_。9、存儲單元是存放一個機器字的所有存儲元集。10、系統(tǒng)總線中控制線的功能用于指定主存和I/O設(shè)備接口電路的地址 。11、以下四類指令中，執(zhí)行時間最長的SS型 。12、在總線仲裁中菊花鏈對電路故障最敏感。13為了便于實現(xiàn)多級中斷，保護(hù)現(xiàn)場最有效的方法是采堆。14雙端口存儲器_左端口與右端口的地址碼相情況下會發(fā)生讀寫沖突。15單地址指令中為了完成兩個數(shù)的算術(shù)運算除地址碼指明的一個操作數(shù)外另一個數(shù)用 隱含尋。16結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾一、填空題1、保存當(dāng)前正在執(zhí)行的指令的寄存器指令寄存器 ，保存當(dāng)下一條將執(zhí)行的指地址的寄存器程序計數(shù)。2、廣泛使用的 SRAM 和 DRAM 都是半導(dǎo)體隨機讀寫存儲器，前者的速度比者快，_集成度不如后者大。3、在計算機系統(tǒng)中對外圍設(shè)備的管程序查詢方式外，還DMA 方式 通道 方式程序中方式。4、并行處理技術(shù)已成為計算機技術(shù)發(fā)展的主流，它可貫穿于信息加工的各個步驟和階段。概括起來有三種形式時間 并行空并行時+空并行。5、主存和cache的地址映射全相_直、組相連三種方式。其中組相連方式適度地兼顧了前二者的優(yōu)點,又盡量避免其缺點，從靈活性、命中率、硬件投資來說較為理想。6CPU從主存取出一條指令并執(zhí)行該指令的時間叫指令周，它常用若干機周期 來表示，而后者又包含若干時鐘周。7微型計算機的標(biāo)準(zhǔn)總線從11位的 ISA 總線發(fā)展到32位EISA 總線又一步發(fā)展到64位的PCI總線。8、DMA控制器按其組成結(jié)構(gòu)，分選擇型 型多路型 型兩種。9、Pentium計算機是一個三層次的多總線結(jié)構(gòu)，CPU總、 PCI總、 總線。二、計算題1、若浮點數(shù)x的二進(jìn)制存儲格式為（41540000）16，求其32位浮點數(shù)的十進(jìn)制值。2CPU3000200cache40ns200ns，求cache/主存系統(tǒng)的效率和平均訪問時間。三、分析題18184Kx4RAM該機所允許的最大主存空間，并選用模塊條的形式，問：32Kx8每個模塊內(nèi)共有多少片RAM主存共需多少RAMCPU2、指令格式如下所示，OP為操作碼字段，試分析指令格式的特點。OPOP——源寄存基址寄位移量（16位）雙字長二地址指令，用于訪問存儲器。操作碼字段OP626=64一個操作數(shù)在源寄存器（共16個），另一個操作數(shù)在存儲器中（和位移量決定），所以是RS型指令。（4）X兩位，說明有4種尋址方式。3、試寫出集中式仲裁三種方式及其特點。答：書本P194--195鏈?zhǔn)讲樵兎绞剑和ㄟ^總線授權(quán)信號的逐級下達(dá)來實現(xiàn)優(yōu)先級的排隊，其優(yōu)點是線少，缺點是優(yōu)先級不可變且鏈路故障敏感；點優(yōu)先級可固定也可變化，比較靈活，缺點是相對鏈?zhǔn)讲樵兌?，線要多些；是線更多。五、證明題書本P26—27（一題12分，很貴）六、設(shè)計題1、M為主存數(shù)據(jù)寄存器，（1D右移、直通傳送。（1)“ADDR2,RO”指令完成R0+R2-->R0，的功能操作，畫出其指令周期流程圖，假設(shè)該指令地