基于CD4046鎖相環(huán)的頻率合成器設(shè)計(jì)與制作

PAGE1南京信息職業(yè)技術(shù)學(xué)院電子產(chǎn)品設(shè)計(jì)報(bào)告作者高清國學(xué)號11011P21系部電子信息學(xué)院專業(yè)電子信息工程技術(shù)題目數(shù)字頻率合成器的設(shè)計(jì)與制作指導(dǎo)教師李玲完成時(shí)間：2012年10月25日電子產(chǎn)品設(shè)計(jì)報(bào)告摘要（題目）：數(shù)字頻率合成器的設(shè)計(jì)與制作摘要：頻率合成是以一個(gè)或少量的高準(zhǔn)確度和高穩(wěn)定度的標(biāo)準(zhǔn)頻率作為參考頻率，由此導(dǎo)出多個(gè)或大量的輸出頻率，這些輸出的準(zhǔn)確度與穩(wěn)定度與參考頻率是一致的。在通信、雷達(dá)、測控、儀器表等電子系統(tǒng)中有廣泛的應(yīng)用。頻率合成器有直接式頻率合成器、直接數(shù)字式頻率合成器及鎖相頻率合成器三種基本模式，前兩種屬于開環(huán)系統(tǒng)，因此是有頻率轉(zhuǎn)換時(shí)間短，分辨率較高等優(yōu)點(diǎn)，而鎖相頻率合成器是一種閉環(huán)系統(tǒng)，其頻率轉(zhuǎn)換時(shí)間和分辨率均不如前兩種好，但其結(jié)構(gòu)簡單，成本低。并且輸出頻率的準(zhǔn)確度不遜色與前兩種，因此采用鎖相頻率合成。鎖相式頻率合成器是利用鎖相環(huán)（PLL）窄帶跟蹤特性來得到不同的頻率。關(guān)鍵詞：分頻；鎖相環(huán)；頻率合成。目錄1引言 11.1設(shè)計(jì)指標(biāo)： 11.2設(shè)計(jì)要求： 11.3制作要求： 12數(shù)字頻率合成器的組成及工作原理 12.1數(shù)字頻率合成器的組成 12.2鎖相環(huán)路的工作原理 22.3參考振蕩器的工作原理 52.4參考分頻器的工作原理 62.5可變分頻器和分頻比控制器的工作原理 72.6消抖動(dòng)電路的工作原理 92.7數(shù)碼顯示電路的工作原理 93 數(shù)字頻率合成器的設(shè)計(jì) 103.1數(shù)字頻率合成器系統(tǒng)設(shè)計(jì)框圖 103.2元器件選擇和參數(shù)計(jì)算 114電路的調(diào)試與數(shù)據(jù)分析 144.2調(diào)試儀器 144.2調(diào)試的步驟 14結(jié)論 15參考文獻(xiàn) 16附錄A 17附錄B 18附錄C 19PAGE191引言將一個(gè)或幾個(gè)標(biāo)準(zhǔn)頻率，經(jīng)過加、減、乘、除四則運(yùn)算，變成具有同～穩(wěn)定度和準(zhǔn)確度的多個(gè)所需頻率的技術(shù)稱為頻率合成技術(shù)。頻率合成器是現(xiàn)代通信設(shè)備的重要組成部分，頻率合成技術(shù)是將一個(gè)高穩(wěn)定度和高準(zhǔn)確度的基準(zhǔn)頻率經(jīng)過四則運(yùn)算，產(chǎn)生同樣穩(wěn)定度和準(zhǔn)確度的任意頻率。鎖相式頻率合成器，其優(yōu)點(diǎn)是可以實(shí)現(xiàn)任意頻率和帶寬的頻率合成，具有極低的相位噪聲和雜散。是目前應(yīng)用最為廣泛的一種頻率合成方法。1.1設(shè)計(jì)指標(biāo)：要求頻率合成器輸出的頻率范圍；頻率間隔為；基準(zhǔn)頻率采用晶體振蕩頻率，要求用數(shù)字電路設(shè)計(jì)，頻率穩(wěn)定度應(yīng)優(yōu)于；數(shù)字顯示輸出頻率；頻率調(diào)節(jié)采用計(jì)數(shù)方式，電路設(shè)計(jì)中要求有消抖動(dòng)設(shè)計(jì)。1.2設(shè)計(jì)要求：要求設(shè)計(jì)出數(shù)字鎖相式頻率合成器的電路。數(shù)字鎖相式頻率合成器的各部分參數(shù)計(jì)算和器件選擇。數(shù)字鎖相式頻率合成器的仿真與調(diào)試。1.3制作要求：1.3.1自行裝配和調(diào)試，并能發(fā)現(xiàn)問題解決問題。測試主要參數(shù)：包括晶體振蕩器輸出頻率；1/M分頻器輸出頻率；1/N可編程分頻器的測試；鎖相環(huán)的捕捉帶和同步帶測試。2數(shù)字頻率合成器的組成及工作原理2.1數(shù)字頻率合成器的組成數(shù)字鎖相式頻率合成器根據(jù)信道間隔和工作頻率可分為直接式頻率合成器和吞脈沖式頻率合成器。典型的直接式頻率合成器組成框圖如圖1-1所示。它由參考振蕩器、參考分頻器、鑒相器（PD）、環(huán)路濾波器（LF）、壓控振蕩器（VCO）和可編程分頻器等部分組成。

直接式頻率合成器（圖1-1）其中，，。2.2鎖相環(huán)路的工作原理鎖相環(huán)（PLL）是一個(gè)相位誤差控制系統(tǒng)，利用反饋控制原理實(shí)現(xiàn)頻率及相位的同步技術(shù)。鎖相環(huán)通過比較輸入信號和壓控振蕩器輸出頻率之間的相位差，產(chǎn)生誤差控制電壓來調(diào)整壓控振蕩器的頻率，以達(dá)到與輸入信號同頻。2.2.1鎖相環(huán)路的組成：鎖相環(huán)路的基本組成框圖如圖4-2所示。它由鑒相器（PD）、環(huán)路濾波器（LF）和壓控振蕩器（VCO）三部分組成。其中，PD和LF構(gòu)成反饋控制器，而VCO就是它的控制對象。鎖相環(huán)路的基本組成框圖（1-2）2.2.2鎖相環(huán)路的基本特性：2.2.2.1捕捉與鎖定特性：若鎖相環(huán)路原本處于失鎖狀態(tài)，由于環(huán)路的調(diào)節(jié)作用，最終進(jìn)入鎖定狀態(tài)，這一過程，稱環(huán)路捕捉過程。在沒有干擾的情況下，環(huán)路一經(jīng)鎖定，其輸出信號頻率等于輸入信號頻率。2.2.2.2自動(dòng)跟蹤特性：若環(huán)路原本處于鎖定狀態(tài)，由于溫度或電源電壓的變化，使VCO輸出頻率變化，或者輸入信號頻率變化，通過環(huán)路自動(dòng)相位控制作用，使VCO相位（頻率）不斷跟蹤輸入信號的相位（頻率），這個(gè)過程稱跟蹤過程，或同步過程。

2.2.2.3環(huán)路能捕捉的最大起始頻差范圍稱捕捉帶或捕捉范圍，記作ΔfP。

環(huán)路所能跟蹤的最大頻率范圍稱同步帶，記作ΔfH。

當(dāng)f0＞fP時(shí)，環(huán)路將不能鎖定。

當(dāng)f0＞fH時(shí)，環(huán)路將不能跟蹤。

一般有fH＞fP。

2.2.3常用集成鎖相環(huán)路CD4046簡介CD4046是通用的CMOS鎖相環(huán)集成電路，其特點(diǎn)是電源電壓范圍寬（為3V－18V），輸入阻抗高(約100MΩ)，動(dòng)態(tài)功耗小，在中心頻率f0為10kHz下功耗僅為600μW，屬微功耗器件。

CD4046是帶有RC型VCO的鎖相環(huán)路，屬于低頻鎖相環(huán)路。采用16腳雙列直插式，圖4-11為CD4046的內(nèi)部功能框圖和構(gòu)成鎖相頻率合成器時(shí)的外圍元件連接圖。從圖中可以看出，CD4046主要由相位比較Ⅰ、Ⅱ、壓控振蕩器（VCO）、線性放大器、源跟隨器、整形電路等部分構(gòu)成。芯片內(nèi)含有一個(gè)低功耗、高線性VCO，兩個(gè)工作方式不同的鑒相器PDI和PDII，A1為PDI和PDII的公用輸入基準(zhǔn)信號放大器，源跟隨器A2與VCO輸入端相連是專門作FM解調(diào)輸出之用的，此外還有一個(gè)6V左右的齊納穩(wěn)壓管。

2.2.3.1CD4046的內(nèi)部功能框圖及1腳相位輸出端，環(huán)路入鎖時(shí)為高電平，環(huán)路失鎖時(shí)為低電平。2腳相位比較器Ⅰ的輸出端。3腳比較信號輸入端。4腳壓控振蕩器輸出端。5腳禁止端，高電平時(shí)禁止，低電平時(shí)允許壓控振蕩器工作。6、7腳外接振蕩電容。8、16腳電源的負(fù)端和正端。9腳壓控振蕩器的控制端。10腳解調(diào)輸出端，用于FM解調(diào)。11、12腳外接振蕩電阻。13腳相位比較器Ⅱ的輸出端。14腳信號輸入端。15腳內(nèi)部獨(dú)立的齊納穩(wěn)壓管負(fù)極。2.2.3.2鑒相器PDI：CD4046芯片內(nèi)的鑒相器PDI是一個(gè)數(shù)字邏輯異或門，由于CMOS門輸出電平在0～VDD之間變化。所以只要用簡單的積分電路就可以取出平均電平，因而使鎖項(xiàng)環(huán)路的捕捉范圍加大。該鑒相器主要應(yīng)用在調(diào)頻波的解調(diào)電路中。PDII是一個(gè)由邊沿控制的數(shù)字比相器和互補(bǔ)CMOS輸出結(jié)構(gòu)組成的三態(tài)輸出式鑒相器。由于數(shù)字比相器僅在ui和uv的上跳邊沿起作用，因而該鑒相器能接收任意占空比的輸入脈沖，即非常窄的脈沖。2.2.3.3壓控振蕩器VCOCD4046內(nèi)部的VCO是一個(gè)電流控制型振蕩器，其振蕩頻率與控制電壓Ud之間的關(guān)系可以用下式表示：

式中VGS為耗盡型NMOS三極管的源柵間導(dǎo)通壓降，約0.5左右，VDS為耗盡型PMOS管的漏源飽和壓降，約為1V左右。式中的第二項(xiàng)為常數(shù)項(xiàng)，也就是VCO的最低振蕩頻率fomin。當(dāng)R4的增大到12腳開路時(shí)，fomin減小至零。式中第一項(xiàng)為Ud的函數(shù)，當(dāng)R3＞10k時(shí)。f0與Ud基本呈直線性關(guān)系。當(dāng)Ud=VDD時(shí)，VCO維持在最高振蕩頻率fomax

已知fomin、fomax和Ct以后，就可以由上式中求得R3值。實(shí)踐中，為微調(diào)f0的范圍，R3往往采用一只固定電阻和一只可調(diào)電阻相串聯(lián)。2.3參考振蕩器的工作原理參考振蕩器可采用門電路（74LS系列或CD系列）與標(biāo)稱石英晶體構(gòu)成振蕩器。石英晶體振振器的電路符號、等效電路、電抗曲線如圖4-4所示。從石英晶體諧振器的電抗特性可以看出，在串、并聯(lián)諧振頻率之間很狹窄的工作頻帶內(nèi)，它呈電感性。因而石英振蕩器可以工作于感性區(qū)，也可以工作于串聯(lián)諧振頻率上，但不能使用容性區(qū)。根據(jù)晶體在振蕩電路中的不同作用，振蕩電路可分為兩類：一類是石英晶體在電路中作為等效電感元件使用，這類振蕩器稱為并聯(lián)型晶體振蕩器；另一類是把石英晶體作為串聯(lián)諧振元件使用，使它工作于串聯(lián)諧振頻率上，稱為串聯(lián)型晶體振蕩器。晶體振蕩電路（1-3）參考分頻器的工作原理2.4.1二-五-十進(jìn)制計(jì)數(shù)器74390邏輯符合和邏輯功能

圖1-4二-五-十進(jìn)制計(jì)數(shù)器74390管腳圖（1-4）如需實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器功能應(yīng)將Q0與CP1相連或?qū)3與CP0相連。由兩片74390計(jì)數(shù)器構(gòu)成4000分頻器電路，產(chǎn)生1KHz基準(zhǔn)參考信號。電路接線圖如圖1-5所示。圖中輸入信號為4MHz方波信號，輸出為1KHz方波信號。產(chǎn)生1KHz信號分頻連線圖（1-5）2.5可變分頻器和分頻比控制器的工作原理2.5.1可逆計(jì)數(shù)器CD4510CD4510是4位加/減法的十進(jìn)制計(jì)數(shù)器，計(jì)數(shù)器的方向由控制輸入端U/D控制。當(dāng)U/D為高電平時(shí)，則為加法計(jì)數(shù)器，當(dāng)U/D為低電平時(shí)，則為減法計(jì)數(shù)器。可逆計(jì)數(shù)器CD4510管腳圖（1-6）CD4510主要管腳功能見表1-12.5.2用CD4510設(shè)計(jì)99分頻器2.5.31～99分頻比控制器電路的設(shè)計(jì)2.6消抖動(dòng)電路的工作原理基本RS觸發(fā)器雖然電路簡單，但具有廣泛的用途。圖1-7是在時(shí)序電路中廣泛應(yīng)用的消抖動(dòng)開關(guān)電路的原理電路。消抖動(dòng)開關(guān)電路圖（1-7）2.7數(shù)碼顯示電路的工作原理數(shù)碼顯示電路如圖1-8所示。由共陰極七段數(shù)碼器LC5011和顯示譯碼器CD4511構(gòu)成。數(shù)碼顯示電路圖(1-8)下圖為LC5011的管腳圖和邏輯符號和CD4511的管腳圖和邏輯符號。CD4511的功能真值表如表1-2所示。數(shù)字頻率合成器的設(shè)計(jì)3.1數(shù)字頻率合成器系統(tǒng)設(shè)計(jì)框圖首先，根據(jù)課題給定的設(shè)計(jì)指標(biāo)要求，確定系統(tǒng)設(shè)計(jì)框圖。由于系統(tǒng)工作頻率較低，因此可以選擇直接式頻率合成方案。根據(jù)系統(tǒng)指標(biāo)要求，選擇數(shù)字頻率合成器系統(tǒng)設(shè)計(jì)框圖如圖2-1所示。數(shù)字頻率合成器系統(tǒng)設(shè)計(jì)框圖（2-1）3.2元器件選擇和參數(shù)計(jì)算3.2.1根據(jù)設(shè)計(jì)指標(biāo)要求，集成鎖相環(huán)路可選為CD4046，它包含PD和VCO，最高工作頻率為1.4MHz，滿足設(shè)計(jì)要求。CD4046的內(nèi)部組成框圖及外接元件電路如圖4-11所示。作為頻率合成器時(shí)，3、4端之間應(yīng)插入可變分頻器N。根據(jù)設(shè)計(jì)要求，有fomax=99kHz，fomin=1kHz。CD4046內(nèi)部的VCO是一個(gè)電流控制型振蕩器，查資料，其振蕩頻率與控制電壓Ud的關(guān)系式中VGS為耗盡型NMOS三極管的源柵間導(dǎo)通壓降，約0.5V左右，VDS為耗盡型PMOS管的漏源飽和壓降，約為1V左右。式中的第二項(xiàng)為常數(shù)項(xiàng)，也就是VCO的最低振蕩頻率fomin。取電源電壓VDD=5V。取Ct=100pF，如f=1KHz，則R4=3.3MΩ，但VCO頻率范圍應(yīng)小于1KHz，取R4=22MΩ。當(dāng)Ud=VDD時(shí)，VCO維持在最高振蕩頻率fomax因此可得：3.2.2參考分頻器現(xiàn)在要將4MHz的參考振蕩頻率分頻為1kHz，因此分頻比R=4000（=10×10×10×4），即用3個(gè)十進(jìn)制計(jì)數(shù)器和1個(gè)四進(jìn)制計(jì)數(shù)器級聯(lián)來實(shí)現(xiàn)。通常實(shí)現(xiàn)分頻器的電路是計(jì)數(shù)器電路，因此可以選74LS390為參考分頻器。3.2.3可變分頻器由于最大可變分頻比N=99，且輸出方式為十進(jìn)制方式，因此，可變分頻器N應(yīng)選初始值可預(yù)置的十進(jìn)制計(jì)數(shù)器。需要兩級這樣的計(jì)數(shù)器可選2片CD4510作為可變分頻器。3.2.4參考頻率和環(huán)路濾波器設(shè)環(huán)路濾波器的上限截止頻率為fH，從濾波的角度考慮，應(yīng)有fR=(5～10)fH。若選簡單RC低通濾波器，則有：取fR=1×103=10fH=10/(2RC)，則RC=1/(200)≈1.6（ms）。若取C=0.033F，則R≈48.48（k）。最終取R1=51k。這里選RC比例積分濾波器作環(huán)路濾波器，R2＜＜R1，則取C=0.033F，R1=51k，R2=5.1k。3.2.5參考振蕩器振蕩器電路選用晶體振蕩電路，不使電路具有更高的Q值，以提高頻率的穩(wěn)定性。又由于CMOS電路輸入阻抗極高，選用CMOS與非門構(gòu)成參考振蕩器。為適應(yīng)低電壓工作條件，采用74HC系列。電路如圖2-2所示。振蕩器電路圖（2-2）Rf為反饋電阻，它的作用是保證在靜態(tài)時(shí)，非門U1能工作在其電壓傳輸特性的轉(zhuǎn)折區(qū)—線性放大區(qū)，構(gòu)成使反相器成為具有很強(qiáng)放大能力的放大電路，Rf常取10-100M，較高的反饋電阻有處于提高振蕩頻率的穩(wěn)定性，選Rf=22M。晶體、C1、C2構(gòu)成π型選頻反饋網(wǎng)絡(luò)，電路只能在晶體諧振頻率處產(chǎn)生振蕩，反饋系數(shù)由C1、C2之比決定。根據(jù)晶體外接電容的要求，可選C1=C2=24pF。晶體XTAL的頻率選40MHz（該頻率點(diǎn)附近的頻率穩(wěn)定度較高）。即U1與Rf、晶體、C1、C2構(gòu)成電容三點(diǎn)式振蕩電路，產(chǎn)生一個(gè)近似正弦波的波形。U2是整形緩沖用反相器，經(jīng)U2整形后，輸出變?yōu)榫匦尾?，同時(shí)U2可以隔離負(fù)載對振蕩電路的影響。CD4510是初始值可預(yù)置BCD碼加減法計(jì)數(shù)器，要實(shí)現(xiàn)f從1-99KHz，分頻比N為1-99，采用預(yù)置端和清零端來做N進(jìn)制計(jì)數(shù)器。預(yù)置數(shù)就采用分頻比控制計(jì)數(shù)器個(gè)位和十位輸出的數(shù)據(jù)。如果采用加法，如預(yù)置數(shù)為60~99復(fù)位置數(shù)，這時(shí)N=99-60+1=40進(jìn)制，不符合設(shè)計(jì)要求，顯示頻率就與鎖相環(huán)路實(shí)際輸出的信號頻率不同。由于初始值輸入端數(shù)據(jù)同時(shí)也作為VCO輸出結(jié)果譯碼顯示的輸入數(shù)據(jù)，考慮到二者的一致性，計(jì)數(shù)器應(yīng)選減法計(jì)數(shù)器。這樣數(shù)碼管顯示的值就是輸出信號的頻率。3.2.6分頻比控制計(jì)數(shù)器及消抖動(dòng)電路分頻比控制計(jì)數(shù)器是用來產(chǎn)生可變分頻器所需要的分頻比N。選用1片74L390（含兩級十進(jìn)制計(jì)數(shù)器）構(gòu)成頻率調(diào)節(jié)電路，另用一開關(guān)電路來控制計(jì)數(shù)脈沖的通斷。

另外，通常使用的開關(guān)是由機(jī)械觸點(diǎn)實(shí)現(xiàn)開關(guān)的閉合和斷開，由于機(jī)械觸點(diǎn)存在彈性，閉合后會產(chǎn)生反彈，為了得到穩(wěn)定的信號，增加消抖動(dòng)電路。消抖動(dòng)電路可以用RS觸發(fā)器或者門電路（如74LS00）構(gòu)成。

3.2.7顯示電路用來顯示輸出頻率數(shù)值，由于fi=1KHz，N分頻后fo=Nfi=N（KHz），因此分頻比N即為此數(shù)值（單位：kHz），故可將可變分頻器初始值數(shù)據(jù)作為譯碼器輸入數(shù)據(jù)。分頻比控制計(jì)數(shù)器個(gè)位和十位輸出的數(shù)據(jù)同時(shí)也是譯碼器的輸入數(shù)據(jù)。顯示器件可以選用LED共陰極數(shù)碼管，顯示譯碼器選用CD4511與之配合。4電路的調(diào)試與數(shù)據(jù)分析4．1調(diào)試儀器三路直流穩(wěn)壓電源(SG1732SC2A)、多功能計(jì)數(shù)器（NFC-1000C-1）、數(shù)字示波器、萬用表。4.2調(diào)試的步驟4.2.1晶體振蕩器輸出頻率的測量：將晶體振蕩器輸出的信號接入多功能計(jì)數(shù)器接頭上，測量晶體產(chǎn)生的頻率。4.2.21/M分頻器輸出頻率的測量：測量74ls390(11)腳輸出頻率。4.2.3鎖相環(huán)的撲捉帶和同步帶測試方法：鎖相環(huán)的CD4046(14)腳接頻率為1KHz的方波，同時(shí)U10_3腳也接該示波器調(diào)整使其兩個(gè)波形頻率相等，即達(dá)到鎖定狀態(tài)。4.3數(shù)據(jù)的誤差分析方法首先在測量中，我們會遇到測量誤差，這種誤差我們是可以計(jì)量間小甚至消除的。除了在測量中遵守操作規(guī)程、合理使用儀器設(shè)備、小心謹(jǐn)慎外，我們也可以通過多次測量求平均值的方法來消除儀器誤差和視覺誤差。消除了測量誤差，我們就可以來分析實(shí)際系統(tǒng)與理論的偏差了，一般這種偏差有兩種表示形式：1.絕對誤差：，式中為測量值，為理論值；2.相對誤差：；一般來說，我們更關(guān)注相對誤差，因?yàn)樗歉暮玫姆从澄覀儗?shí)際系統(tǒng)與理論間的差距的參數(shù)。一般情況下，我們要求相對誤差小于5%，滿足這一條件，我們即可認(rèn)為系統(tǒng)已滿足設(shè)計(jì)要求。測試數(shù)據(jù)如下表（3-1）數(shù)碼管顯示頻率理論值測量值絕對誤差相對誤差11.0000001.0002100.0000404.000%22.0000002.0002740.0000743.700%1010.00000010.0004700.0004704.700%1111.00000011.0005190.0005194.718%2222.00000022.0008110.0008113.686%2323.00000023.0009570.0009574.161%5151.00000051.0011400.0011402.235%5252.00000052.0012