中職 數(shù)字電路教案 36

第8章存儲(chǔ)器和可編程邏輯器件簡(jiǎn)介2.

可編程邏輯器件的開(kāi)發(fā)方法1.

電子系統(tǒng)的設(shè)計(jì)方法8.2可編程邏輯器件(PLD)簡(jiǎn)介3.

應(yīng)用簡(jiǎn)介

8.2.5可編程邏輯器件的開(kāi)發(fā)與應(yīng)用本章小結(jié)返回結(jié)束放映1/8/20231復(fù)習(xí)PLD在數(shù)字集成芯片中的位置？PAL的結(jié)構(gòu)？?jī)?yōu)點(diǎn)？GAL與PAL的區(qū)別？CPLD的基本結(jié)構(gòu)？1/8/202328.2.5

可編程邏輯器件的開(kāi)發(fā)與應(yīng)用8.2可編程邏輯器件(PLD)簡(jiǎn)介返回1.電子系統(tǒng)的設(shè)計(jì)方法

傳統(tǒng)的系統(tǒng)設(shè)計(jì)方法為自底向上。采用可編程邏輯器件設(shè)計(jì)系統(tǒng)時(shí)，可基于芯片設(shè)計(jì)，可利用電子設(shè)計(jì)自動(dòng)化（EDA）工具來(lái)完成。必須具備三個(gè)條件：

①必須基于功能強(qiáng)大的EDA技術(shù)；

②具備集系統(tǒng)描述、行為描述和結(jié)構(gòu)描述功能為一體的硬件描述語(yǔ)言；

③高密度、高性能的大規(guī)模集成可編程邏輯器件。1/8/20233可編程邏輯器件的軟件開(kāi)發(fā)系統(tǒng)支持兩種設(shè)計(jì)輸入方式：圖形設(shè)計(jì)輸入；硬件描述語(yǔ)言輸入。現(xiàn)在比較流行的硬件描述語(yǔ)言有ABEL和VHDL。計(jì)算機(jī)對(duì)輸入文件進(jìn)行編譯、綜合、優(yōu)化、配置操作，最后生成供編程用的文件，可直接編程到可編程邏輯器件的芯片中。1/8/202342.可編程邏輯器件的開(kāi)發(fā)方法

PLD的開(kāi)發(fā)是指利用開(kāi)發(fā)系統(tǒng)的軟件和硬件對(duì)PLD進(jìn)行設(shè)計(jì)和編程的過(guò)程。

開(kāi)發(fā)系統(tǒng)軟件是指PLD專用的編程語(yǔ)言和相應(yīng)的匯編程序或編譯程序。硬件部分包括計(jì)算機(jī)和編程器。可編程器件的設(shè)計(jì)過(guò)程，主要包括設(shè)計(jì)準(zhǔn)備、設(shè)計(jì)輸入、設(shè)計(jì)處理和器件編程四個(gè)步驟，同時(shí)包括相應(yīng)的功能仿真、時(shí)序仿真和器件測(cè)試三個(gè)設(shè)計(jì)驗(yàn)證過(guò)程。如圖8-21所示。

返回1/8/20235圖8-21

可編程器件的設(shè)計(jì)流程圖

1/8/20236

⑴設(shè)計(jì)準(zhǔn)備

①選擇系統(tǒng)方案，進(jìn)行抽象的邏輯設(shè)計(jì)；

②選擇合適的器件，滿足設(shè)計(jì)的要求。低密度PLD（PAL、GAL等）一般可以進(jìn)行書(shū)面邏輯設(shè)計(jì)，然后選擇能滿足設(shè)計(jì)要求的器件系列和型號(hào)。器件的選擇應(yīng)考慮器件的引腳數(shù)、資源\速度、功耗以及結(jié)構(gòu)特點(diǎn)。對(duì)于高密度PLD（CPLD、FPGA），系統(tǒng)方案的選擇通常采用“自頂向下”的設(shè)計(jì)方法。在計(jì)算機(jī)上完成，可以采用國(guó)際標(biāo)準(zhǔn)的硬件描述語(yǔ)言對(duì)系統(tǒng)進(jìn)行功能描述，并選用各種不同的芯片進(jìn)行平衡、比較，選擇最佳結(jié)果。

1/8/20237

⑵

設(shè)計(jì)輸入設(shè)計(jì)者將所設(shè)計(jì)的系統(tǒng)或電路以開(kāi)發(fā)軟件要求的某種形式表示出來(lái)，并送入計(jì)算機(jī)的過(guò)程稱為設(shè)計(jì)輸入。通常有原理圖輸入、硬件描述語(yǔ)言輸入和波形輸入等多種方式。

⑶設(shè)計(jì)處理

從設(shè)計(jì)輸入完成以后到編程文件產(chǎn)生的整個(gè)編譯、適配過(guò)程通常稱為設(shè)計(jì)處理或設(shè)計(jì)實(shí)現(xiàn)。由計(jì)算機(jī)自動(dòng)完成，設(shè)計(jì)者只能通過(guò)設(shè)置參數(shù)來(lái)控制其處理過(guò)程。1/8/20238在編譯過(guò)程中，編譯軟件對(duì)設(shè)計(jì)輸入文件進(jìn)行邏輯化簡(jiǎn)、綜合和優(yōu)化，并適當(dāng)?shù)剡x用一個(gè)或多個(gè)器件自動(dòng)進(jìn)行適配和布局、布線，最后產(chǎn)生編程用的編程文件。在設(shè)計(jì)輸入和設(shè)計(jì)處理過(guò)程中往往要進(jìn)行功能仿真和時(shí)序仿真。

功能仿真是在設(shè)計(jì)輸入完成以后的邏輯功能檢證，又稱前仿真。它沒(méi)有延時(shí)信息，對(duì)于初步功能檢測(cè)非常方便。

時(shí)序仿真在選擇好器件并完成布局、布線之后進(jìn)行，又稱后仿真或定時(shí)仿真。時(shí)序仿真可以用來(lái)分析系統(tǒng)中各部分的時(shí)序關(guān)系以及仿真設(shè)計(jì)性能。

1/8/20239

⑷

器件編程

編程是指將編程數(shù)據(jù)放到具體的PLD中去。對(duì)陣列型PLD來(lái)說(shuō)，是將JED文件“下載”到PLD中去；對(duì)FPGA來(lái)說(shuō)，是將位流數(shù)據(jù)文件“配置”到器件中去。

1/8/2023103.應(yīng)用簡(jiǎn)介圖8-2216位雙向移位寄存器返回試用CPLD實(shí)現(xiàn)一個(gè)16位雙向移位寄存器，其輸入輸出如圖8-22所示。圖中Q0～Q15是16位狀態(tài)變量輸出。D0～D15為16位并行置數(shù)輸入，CR是低電平有效的異步清零端，SR、SL分別是右移或左移串行數(shù)據(jù)輸入端，S1、S0為功能控制端，它們的取值和操作的對(duì)照關(guān)系如表8-6所示。1/8/202311表8-6S1、S0功能控制端對(duì)照關(guān)系表

1/8/202312假若選擇型號(hào)為ispLSI1024芯片，它含24個(gè)通用邏輯模塊（CLB），且I／O單元數(shù)量達(dá)16×3＝48個(gè)。由此畫(huà)出引腳分配圖如圖8-23所示。

⑴

器件的選擇。除時(shí)鐘外，共有37個(gè)I／O信號(hào)線。設(shè)計(jì)者可參照有關(guān)數(shù)據(jù)手冊(cè)進(jìn)行選擇。1/8/202313圖8-2316位移位寄存器引腳分配圖1/8/202314

⑵編寫(xiě)設(shè)計(jì)輸入文件。本例采用文本輸入方式。根據(jù)移位寄存器設(shè)計(jì)要求，編寫(xiě)VHDL源文件如下：

LIBRARYIEEE；USEIEEE.STD

LOGIC

1164.ALL；ENTITYSHIFTISPORT(S1，S0，Cr，clk；INBIT；

SR，SL：INSTD

LOGIC，

d：INSTD

LOGIC

VECTOR(15DOWNTO0)；

q：OUTSTD

LOGIC

VECTOR(15DOWNTO0))；ENDSHIFT；1/8/202315ARCHITECTUREAOFSHIFTISBEGINPROCESS（clk,cr）

VARIABLEqq：STD

LOGIC

VECTOR(15DOWNTO0)；

BEGINIFCr=‘0’THENqq：=“0000000000000000”；

ELSEIF(clkEVENTANDclk=‘1’)IFS1=‘1’THENIFS0=‘1’THENqq：=d；

ELSEqq(14DOWNTO0)：=qq(15DOWNTO1)；

qq(15)：=SLENDIF；1/8/202316ELSEIFS0=‘1’THENqq(15DOWNTO1)：=qq(14DOWNTO0)qq(0)：=SR；

ELSENULL；

ENDIF；

ENDIF；ENDIF；

q<=qq；

ENDPROCESSENDA可見(jiàn)，整個(gè)設(shè)計(jì)只需選擇合適的器件，利用程序語(yǔ)言描述其功能，通過(guò)特定的設(shè)備將程序下載或配置到器件中，即可完成系統(tǒng)的設(shè)計(jì)。

1/8/202317本章小結(jié)

存儲(chǔ)器是一種可以存儲(chǔ)數(shù)據(jù)或信息的半導(dǎo)體器件，它是現(xiàn)代數(shù)字系統(tǒng)特別是計(jì)算機(jī)中的重要組成部分。按照所存內(nèi)容的易失性，存儲(chǔ)器可分為隨機(jī)存取存儲(chǔ)器RAM和只讀存儲(chǔ)器ROM兩類。

RAM由存儲(chǔ)矩陣、地址譯碼器和讀／寫(xiě)控制器三個(gè)部分組成。對(duì)其任意一個(gè)地址單元均可實(shí)施讀寫(xiě)操作。RAM是一種時(shí)序電路，斷電后所存儲(chǔ)的數(shù)據(jù)消失。

返回1/8/202318

ROM所存儲(chǔ)的信息是固定的，不會(huì)因掉電而消失。根據(jù)信息的寫(xiě)入方式可分為固定ROM、PROM和EPROM。ROM屬于組合邏輯電路。當(dāng)單片存貯器容量不夠時(shí)，可用多片進(jìn)行容量擴(kuò)展。1/8/202319目前，可編程邏輯器件（PLD）的應(yīng)用越來(lái)越廣泛，用戶可以通過(guò)編程確定該類器件的邏輯功能。在本章討論過(guò)的幾種PLD器件中，普通可編程邏輯器件PAL和GAL結(jié)構(gòu)簡(jiǎn)單，具有成本低、速度高等優(yōu)點(diǎn)，但其規(guī)模較小(通常每片只有數(shù)百門)，難于實(shí)現(xiàn)復(fù)雜的