現(xiàn)代交換技術(shù)課程設(shè)計報告

6/6現(xiàn)代交換技術(shù)課程設(shè)計報告現(xiàn)代交換技術(shù)課程設(shè)計報告

目錄

一、設(shè)計任務(wù)書(1)

二、電路設(shè)計框圖及系統(tǒng)概述(4)

三、各單元電路的原理及功能說明(8)

四、波形仿真過程及結(jié)果分析(11)

五、課程設(shè)計心得體會(13)

六、

一、設(shè)計任務(wù)書

1研究內(nèi)容及研究意義

研究內(nèi)容

現(xiàn)代通信網(wǎng)由三大部分構(gòu)成，分別是終端設(shè)備、傳輸設(shè)備和交換設(shè)備，其中交換設(shè)備是整個通信網(wǎng)的核心，它的基本功能是實(shí)現(xiàn)將連接到交換設(shè)備的所有信號進(jìn)行匯集、轉(zhuǎn)發(fā)和分配，從而完成信息的交換。電路交換是在電話網(wǎng)絡(luò)中使用的一種交換技術(shù)，而數(shù)字程控交換機(jī)是電路交換機(jī)的典型代表。本課程設(shè)計要求設(shè)計一簡易數(shù)字交換網(wǎng)絡(luò)，在通信系統(tǒng)原理實(shí)驗(yàn)箱的硬件基礎(chǔ)上，完成類似PCM系統(tǒng)有關(guān)的時隙內(nèi)容在時間位置上的搬移，即時隙交換。研究意義

現(xiàn)代交換技術(shù)理論課上，我們對數(shù)字交換網(wǎng)絡(luò)的基本結(jié)構(gòu)和工作原理等進(jìn)行了系統(tǒng)學(xué)習(xí)，在此基礎(chǔ)上設(shè)計一個數(shù)字交換網(wǎng)絡(luò)實(shí)現(xiàn)時隙的交換，不僅可以讓我們從實(shí)踐中加深對交換思想理論的理解，還能讓我們對數(shù)字電路和元件以及通信原理的有關(guān)內(nèi)容知識進(jìn)行有效的鞏固，達(dá)到溫故而知新的效果。通過現(xiàn)代交換技術(shù)課程設(shè)計，我們可以達(dá)到理論知識與實(shí)踐能力的整合與統(tǒng)一，加強(qiáng)對仿真軟件的掌握程度，對我們課程理論學(xué)習(xí)能力以及實(shí)驗(yàn)操作水平的提高有著重要的意義，也培養(yǎng)了我們的設(shè)計能力和創(chuàng)新意識。

2設(shè)計原理及設(shè)計要求

設(shè)計原理

在PCM30/32路數(shù)字傳輸系統(tǒng)中，每個樣值均編8位碼，一幀分為32個時隙，通常用TS0~TS31來表示，其中30個時隙用于30路話音業(yè)務(wù)。TS0為幀定位時隙，用于接收分路做幀同步用。TS16時隙用于信令信號傳輸，完成信令的接續(xù)。TS1~TS15以及TS17~TS31s時隙用于話音業(yè)務(wù)，分別對應(yīng)第1路到第15路和第16路到第30路話音信號。

在通信系統(tǒng)原理實(shí)驗(yàn)箱中，信道傳輸上采用了類似TDM的傳輸方式、定長組幀、幀定位碼和信息格式。實(shí)驗(yàn)電路設(shè)計了一幀共含有4個時隙，分別用TS0~TS3表示，每個時隙含8比特碼，依次為幀同步時隙、話路時隙、開關(guān)信號時隙和M序列時隙。四個時隙復(fù)合成一個256kbps數(shù)據(jù)流，在同一信道上傳輸。

另一方面，數(shù)字交換實(shí)質(zhì)上就是把與PCM系統(tǒng)有關(guān)的時隙內(nèi)容在時間位置上進(jìn)行搬移，因此數(shù)字交換也叫時隙交換。時間接線器可以完成同一條母線不同時隙之間的交換，工作方式有輸入控制和輸出控制方式兩種。本課程設(shè)計要求設(shè)計一個數(shù)字交換電路，具體要通過設(shè)計數(shù)字電路，實(shí)現(xiàn)對幀同步時隙的定位檢測，并通過控制端控制實(shí)現(xiàn)話路時隙、開關(guān)時隙和

M序列時隙中任兩個時隙的交換，達(dá)到對PCM實(shí)現(xiàn)話路信息交換的模擬效果。

設(shè)計要求

設(shè)計一個數(shù)字交換網(wǎng)絡(luò)電路，其原理示意圖如圖所示：

主要技術(shù)指標(biāo)

基本部分：

（1）采用“順序?qū)懭?，控制讀出”的輸出控制方式；

（2）輸入信號幀同步時隙碼字與通信原理實(shí)驗(yàn)箱保持一致，為11100100；

（3）其他時隙碼字仿真時自擬，連接硬件時時由實(shí)驗(yàn)箱具體輸入信號決定；

（4）實(shí)現(xiàn)話路時隙、開關(guān)時隙和M序列時隙其中兩個時隙的固定交換；

發(fā)揮部分：

（1）利用控制電路實(shí)現(xiàn)時隙交換的可調(diào)性，即通過調(diào)節(jié)控制信號隨時控制所交換的時隙。3設(shè)計任務(wù)及研究方法

設(shè)計任務(wù)

（1）設(shè)計各部分功能電路，畫出完整電路圖；

（2）利用maxplus2軟件進(jìn)行仿真，畫出電路仿真波形圖；

（3）說明電路原理及功能，寫出設(shè)計總結(jié)報告。

研究方法（步驟）

1）首先分析數(shù)字交換網(wǎng)絡(luò)的功能模塊，按照功能不同把整個設(shè)計分成幀碼檢測電路、緩沖存儲電路、串并轉(zhuǎn)換電路、寫控制電路、讀出控制電路等；

2）在熟知原理的情況下分模塊設(shè)計電路，并用maxplus2軟件進(jìn)行編譯，以確保電路正確；3）把整個電路各部分結(jié)合起來進(jìn)行波形仿真，考察仿真結(jié)果是否滿足要求；

4）整體電路的功能修改及完善；

5）將軟件下載到實(shí)驗(yàn)箱，連接并測試（自選）；

6）完成設(shè)計總結(jié)報告。

4設(shè)計總體進(jìn)度計劃

進(jìn)度計劃

18周星期一下午4:00：課程設(shè)計布置；

18周星期二至20周星期二（6月26）：自己設(shè)計與仿真；

20周星期三至星期四：進(jìn)入實(shí)驗(yàn)室調(diào)試（自選）；

20周星期五（6月29日）：驗(yàn)收。

二、電路設(shè)計框圖及系統(tǒng)概述

1.電路原理圖

2.電路簡介

總體來講，按照功能不同，數(shù)字交換網(wǎng)絡(luò)電路可以分成幀碼檢測電路、緩沖存儲電路、串并轉(zhuǎn)換電路、寫控制電路、讀出控制電路等，在maxplus2中設(shè)計電路如上頁圖所示。

幀碼檢測電路利用移位寄存器為基本結(jié)構(gòu)，并將移位寄存器的每個輸出根據(jù)要檢測的碼字高低電平值把原值或非值接到一個與門的輸出，當(dāng)要檢測的幀碼出現(xiàn)時，與門滿足全1

條件，輸出脈沖發(fā)生變化，從而起到幀定位的作用。

串并轉(zhuǎn)換電路和緩沖存儲電路由若干個D觸發(fā)器構(gòu)成，目的是把串行輸入的信息流轉(zhuǎn)換成并行的碼字，在寫控制電路的控制下按照時隙順序?qū)懭刖彌_區(qū)，并在讀出控制電路的控制下，從緩沖區(qū)讀出時隙交換后的話音信息。

寫控制電路和讀出控制電路由基本的數(shù)字電路構(gòu)成，如數(shù)據(jù)選擇器等，寫控制端由幀碼檢測電路的輸出判斷每幀之間的界定，并使每8個脈沖（即一個時隙）的信息存儲到一片寄存器上，讀控制端控制輸出寄存器的置位和移位功能，使得每片輸出寄存器按交換后的順序依次有效，從而實(shí)現(xiàn)了時隙交換后的信息輸出。

3.電路設(shè)計

幀碼檢測電路采用4個7474芯片及一個DAND8芯片，電路包含8個D觸發(fā)器和一個8輸入的與（非）門，D觸發(fā)器級聯(lián)構(gòu)成移位寄存器，根據(jù)要檢測的幀碼的具體高低電平值（根據(jù)通信原理實(shí)驗(yàn)箱，幀同步碼應(yīng)為11100100）選擇D觸發(fā)器的Q端或QN端連接到與門的輸入端，當(dāng)幀碼出現(xiàn)時，與門輸出有一電平值的變化，即QN端有一負(fù)脈沖產(chǎn)生。具體電路為：

串并轉(zhuǎn)換電路采用一個8dff芯片完成，8dff是由8個D觸發(fā)器集成的移位寄存器，串行輸入的信息碼字經(jīng)過移位寄存，變成了并行信息，即為寄存器的輸出Q1~Q8，電路為：

寫控制電路主要由兩片16cudsir芯片構(gòu)成，兩片16cudsir級聯(lián)成為32位的移位寄存器，第一片的DATA端接在幀碼檢測電路的輸出端，因此負(fù)脈沖信號將在32位輸出中依次移位，每32個脈沖重復(fù)一次，正好構(gòu)成一幀的長度。而在兩個芯片的Q8和Q16輸出端分別與主時鐘信號組合為緩沖存儲電路提供時鐘。每次時鐘脈沖的到來可以使8個當(dāng)前并行信號存入緩沖存儲電路中的一個寄存器芯片，因此四個時隙的內(nèi)容剛好依次寫入四個緩沖芯片，為時隙內(nèi)容的整體交換打下了基礎(chǔ)。其電路圖為：

緩沖存儲電路由4個8dff芯片構(gòu)成，4個芯片的clk端由寫控制電路的輸出決定，每當(dāng)時鐘脈沖到來，緩沖存儲電路將輸入的D1~D8信號輸出到Q1~Q8，同時也是整個電路輸出端的入信號A~H。4個芯片分別存放四個時隙的信息內(nèi)容，由寫控制電路控制按順序每次寫入一個時隙的內(nèi)容。

讀出控制電路主要由三個8選1數(shù)據(jù)選擇器和4個74166移位寄存器構(gòu)成。數(shù)據(jù)選擇器

的地址端為控制信號，由控制信號的組合決定時隙交換的具體時隙號（如時隙2與時隙3

交換或者時隙2與時隙4交換）。數(shù)據(jù)選擇器的輸出接上74166移位寄存器的置位/移位控制輸入。74166的輸入為緩沖區(qū)的內(nèi)容，在置位控制下可以將H內(nèi)容輸出到QH，然后在移位控制下在輸出端口QH串行輸出信號，由于SER輸入為低電平，因此8位信息碼之后全為0碼，直到下次置位信號的到來?？刂撇煌南群箜樞蚴?個74166先后置位并輸出一個時隙的信號，四個芯片輸出信號在時間上通過或門疊加，達(dá)到時隙交換的目的。

其數(shù)據(jù)選擇器部分連接電路圖為：

三、各單元電路的原理及功能說明

1.幀碼檢測電路

幀碼檢測電路采用的是7474芯片及一個DAND8芯片。74774芯片是集成兩個D觸發(fā)器的芯片，輸入輸出端口十分簡單，不再贅述。4個7474芯片包含8個D觸發(fā)器，D觸發(fā)器級聯(lián)構(gòu)成移位寄存器，由電路可以看出，當(dāng)幀同步碼11100100沒有出現(xiàn)時，與非門的輸入不全為1，因此輸出為高電平；當(dāng)幀同步碼進(jìn)入檢測電路，并使幀同步碼11100100從右到左依次出現(xiàn)在8個觸發(fā)器的輸出端，此時與非門輸入端全1，因此，檢測電路輸出負(fù)脈沖。

設(shè)定一定的時鐘和輸入信號，通過軟件仿真可以得到檢測電路輸出端口f的波形變化如圖所示：

從圖中看出，當(dāng)輸入信號連續(xù)8位為11100100，即幀定位信號時，檢測電路輸出f有一時鐘周期的低電平輸出，此即為幀碼檢測的結(jié)果。

2.串并轉(zhuǎn)換電路

元件選擇及原理

串并轉(zhuǎn)換電路采用8dff芯片，8dff芯片是由8個并行的、具有統(tǒng)一時鐘和控制端的D觸發(fā)器集成而得的。將8個D觸發(fā)器的輸入輸出依次相連，構(gòu)成了一個8位移位寄存器。在時鐘的統(tǒng)一控制下，每個脈沖下進(jìn)行一次移位，可將8個串行數(shù)據(jù)變?yōu)椴⑿袛?shù)據(jù)。其輸出的波形圖為：

從圖中看出，標(biāo)尺所示時刻即為8個脈沖過后，q8~q1的值為串行輸入前8位的數(shù)據(jù)，因此達(dá)到了串并轉(zhuǎn)換的功能。

3.寫控制電路

元件選擇及介紹

寫控制電路主要由兩片16cudsir芯片構(gòu)成，16cudsir芯片為二進(jìn)制加減計數(shù)/左右移位寄存器，同步置位，它的功能表為：

工作原理

兩片16cudsir級聯(lián)成為32位的移位寄存器，第一片的DATA端接在幀碼檢測電路的輸出端，因此f輸出的負(fù)脈沖信號將在32位輸出中依次移位，每32個脈沖重復(fù)一次，正好構(gòu)成一幀的長度。第一片芯片的Q8、Q16，第二片芯片的Q8、Q16分別和時鐘進(jìn)行與非運(yùn)算接在1、2、3、4號緩沖寄存器芯片的時鐘端。當(dāng)負(fù)脈沖信號移位到Q8時，第一片緩沖寄存器使能有效，在時鐘脈沖下把輸入端的并行信息輸出（把第二個時隙的內(nèi)容從第一個緩沖寄存器輸出），當(dāng)負(fù)脈沖信號移位到Q16時，第二片緩沖寄存器有效，當(dāng)前8位信息寫入緩沖寄存器2號，后面依次類推。由此，完成了按時隙順序信息的寫入。以第一片緩沖寄存器的時鐘端clk的波形圖為例，我們可以看出該時鐘每32個主時鐘周期產(chǎn)生一脈沖，即每幀一次。可以類推，其他3個時鐘端依次延后8個脈沖，正好構(gòu)成一幀的四個時隙。

4.讀出控制電路

元件選擇及介紹

讀出控制電路主要由三個8選1數(shù)據(jù)選擇器和4個74166移位寄存器構(gòu)成。數(shù)據(jù)選擇器

在數(shù)字電路課程已經(jīng)學(xué)習(xí)過，8選1MUX完成根據(jù)地址端對8個數(shù)據(jù)進(jìn)行選擇輸出的功能。

74166為8位移位寄存器，可以完成8位并行數(shù)據(jù)轉(zhuǎn)串行輸出的功能，其功能表為：

工作原理

數(shù)據(jù)選擇器的地址端con1和con2是控制時隙交換的具體時隙號的。根據(jù)兩地址的不同，數(shù)據(jù)選擇器輸出分別為寫控制電路兩個芯片的Q8和Q16。由74166的功能表可知，STLD端為低電平時完成置位功能，高電平時為移位功能。以con1和con2分別為0和1為例，此時三個數(shù)據(jù)選擇器的輸出分別為Q16(1)、Q8(1)、Q8(2)并分別接在前三個74166的STLD端，第四個74166的STLD端接于Q16(2)。因此，當(dāng)一幀開始后，f輸出的負(fù)脈沖依次移位，8個脈沖后Q8(1)為低電平，因此第三個74166置位，然后STLD恢復(fù)為1后把當(dāng)前的8位數(shù)據(jù)串行輸出，即在第二個時隙的時間范圍內(nèi)輸出第4時隙的內(nèi)容，由此完成了2和4時隙的交換。其他也可由此推出。

因?yàn)?4166的SER端接地，因此在串行輸出時8個數(shù)據(jù)完成后輸出的是低電平，從而在四個74166移位寄存器通過或門疊加時不會對結(jié)果產(chǎn)生影響。

以con1和con2分別為0和1為例而產(chǎn)生的波形圖如下：

其中，dout0~3分別是第4、第1、第2和第3個74166的輸出端結(jié)果。從圖中可以看出，每個輸出端只維持8個比特，其他時間為0，并且在控制端如上述情況下，dout3在dout1的順序交換了，即第2時隙和第3時隙完成了時隙交換。

四、波形仿真過程及結(jié)果分析

波形仿真

假設(shè)信號輸入端幀同步碼為11100100，話路信號為10010011，開關(guān)信號為01100111，M序列為10110101.即輸入周期序列為11100100100100110110011110110101；同時設(shè)定合適的時鐘信號，分別置讀出控制電路控制端con1和con2為00、01、10、11四種情況，觀察信號輸入datan和輸出dataout端口的波形，驗(yàn)證電路設(shè)計是否正確。

con1和con2為00時：

從圖中看出，經(jīng)過一定的時間后，輸出信號與輸入信號保持一致，沒有發(fā)生交換。con1和con2為01時：

從圖中看出，經(jīng)過一定的時間后，輸出信號與輸入信號有兩個時隙發(fā)生了交換：第二時隙和第四時隙。

con1和con2為10時：

從圖中看出，經(jīng)過一定的時間后，輸出信號與輸入信號有兩個時隙發(fā)生了交換：第二時隙和第三時隙。

con1和con2為11時：

從圖中看出，經(jīng)過一定的時間后，輸出信號與輸入信號有兩個時隙發(fā)生了交換：第三時隙和第四時隙。

結(jié)果分析

由以上仿真得到的波形圖可以得知，此設(shè)計電路圖可以達(dá)到數(shù)字交換網(wǎng)絡(luò)的功能，設(shè)計實(shí)驗(yàn)達(dá)到了預(yù)期效果。但仿真的過程并不順利，起初設(shè)置時鐘和輸入信號后，仿真得出的輸出信號不完全是時隙交換的結(jié)果，在某些時隙某個碼字出現(xiàn)誤碼的問題，后來發(fā)現(xiàn)是由于時鐘周期設(shè)置得太小了，達(dá)到了ns級別，門電路等邏輯電路的時延可以與之媲美，而由此易產(chǎn)生誤碼等問題。后來按照256kbps的數(shù)據(jù)流的幀周期調(diào)整時鐘周期，導(dǎo)出了正確的結(jié)果。

五、課程設(shè)計心得體會

這次課程設(shè)計不同于原來的焊板子，這次要充分利用軟件仿真的功能達(dá)到對實(shí)際器件的模擬，因此對我們各種電子課程需要的軟件操作能力有一定的要求。每學(xué)習(xí)一個新軟件的使