2014微機(jī)原理與接口技術(shù)04

微機(jī)原理與接口技術(shù)

自動化學(xué)院王俊宏課程網(wǎng)站:/auto/wjjk/公共Email:zdhwjyl@126.com密碼：wjyl1234第二實驗大樓南506電話四講*2復(fù)習(xí)*3§2-38086存儲器組織存儲器地址的分段存儲器的要求：以字節(jié)為單位存儲信息，每個存儲單元有唯一的地址。分段管理的原因：

8086／8088系統(tǒng)的存儲空間1M字節(jié)(即220，要20位物理地址)，CPU內(nèi)部寄存器只有16位（只能尋址64K字節(jié)）。整個存儲中間分成許多邏輯段。1．存儲器地址的分段0段000000FFFF100001FFFF

F0000FFFFF1段…15段64KB64KB64KB*4物理地址形成段基址00001503210偏移地址150地址加法器物理地址190段基址指每段的起始地址，根據(jù)前述PC機(jī)規(guī)定，它必須是每小段的首地址，即必須能被16整除，則其低4位一定為0。從段寄存器中取出段基址，將其左移4位，再與16位偏移地址相加，就得到了物理地址（由總線接口部件BIU的地址加法器完成）。一、存儲器地址的分段§2-38086存儲器組織

*5邏輯地址來源訪問存儲器的操作類型不同，BIU所使用的邏輯地址來源也不同。操作類型隱含段地址替換段地址偏移地址取指令CS無IP堆棧操作SS無SPBP為間接SSCS、DS、ES有效地址EA存取變量DSCS、DS、ES有效地址EA源字符串DSCS、DS、ESSI目標(biāo)字符串ES無DI一、存儲器地址的分段§2-38086存儲器組織

*6§2-38086存儲器組織8086存儲器的分體結(jié)構(gòu)分體結(jié)構(gòu)概念兩個存儲體：偶地址存儲體+奇地址存儲體，各為512KByte，共1MByte.512K×8位奇地址存儲體（A0=1）512K×8位偶地址存儲體（A0=0）000010000300005

FFFFF000000000200004

FFFFE220－1＝＝220－2*7二、8086存儲器的分體結(jié)構(gòu)§2-38086存儲器組織

分體結(jié)構(gòu)概念兩個存儲體：偶地址存儲體+奇地址存儲體，各為512KByte，共1MByte.512K×8位奇地址存儲體（A0=1）512K×8位偶地址存儲體（A0=0）000010000300005

FFFFF000000000200004

FFFFE220－1＝＝220－2與數(shù)據(jù)總線低8位相連，當(dāng)A0＝0時，選擇訪問偶地址存儲體，從低8位數(shù)據(jù)總線讀／寫一個字節(jié)。與數(shù)據(jù)總線高8位相連，當(dāng)BHE＝0時，選擇訪問奇地址存儲體，從高8位數(shù)據(jù)總線讀／寫一個字節(jié)。*8分體結(jié)構(gòu)讀寫操作00000FF10000100011000200103100041122333322從偶地址讀一個字若字單元地址從偶地址開始，只需訪問一次存儲器

從奇地址讀一個字00000FF10000100011000200103100041122332211若字單元地址從奇地址開始，要訪問兩次存儲器

二、8086存儲器的分體結(jié)構(gòu)§2-38086存儲器組織

*9二、8086存儲器的分體結(jié)構(gòu)§2-38086存儲器組織

存儲器與總線連接D7~D0奇地址存儲體SELA19~A1D7~D0偶地址存儲體SELA19~A1A0BHEA19~A1地址總線8086系統(tǒng)0000000002:FFFFE0000100003:FFFFF與8286數(shù)據(jù)雙向收發(fā)器相連與8282地址鎖存器相連A19A18A17A16A15……A7A6A5A4A3A2A1A0000000000000000000000000000000000000001011111111111111111110:::::D7~D0

數(shù)據(jù)總線D15~D8

數(shù)據(jù)總線*10存儲器與總線連接D7~D0數(shù)據(jù)總線D7~D01M×8位存儲體A19~A0A19~A0地址總線8088系統(tǒng)0000000001FFFFFA19A18A17A16A15……A7A6A5A4A3A2A1A0000000000000000000000000000000000000000111111111111111111111:::::二、8086存儲器的分體結(jié)構(gòu)§2-38086存儲器組織

*11§2-38086存儲器組織堆棧的概念堆棧的定義堆棧是在存儲器中開辟一個區(qū)域，用來存放需要暫時保存的數(shù)據(jù)。堆棧段構(gòu)成及特點

堆棧段由段定義語句在存儲器中定義的一個段，可以在存儲器1M字節(jié)空間內(nèi)任意浮動，容量小于等于64K字節(jié)。段基址由堆棧寄存器SS指定，棧頂由堆棧指針SP指定，SP指向當(dāng)前棧頂單元。C0000

C1000sp向上增長棧底*12三、堆棧的概念§2-38086存儲器組織

堆棧的工作方式及特點

工作方式：“先進(jìn)后出”，指令為PUSH、POP，棧頂指針SP的變化由CPU自動管理。操作特點：以字為單位進(jìn)行操作，低字節(jié)在偶地址，高字節(jié)在奇地址，每訪問一次堆棧就能壓入／彈出一個字。地址增長方式一般是向上增長：棧底設(shè)在存儲器的高地址區(qū)，堆棧地址由高向低增長。C0000

C1000sp向上增長棧底*13C0000

C1000sp向上增長棧底執(zhí)行PUSH指令時，CPU自動修改指針SP－2SP。使SP指向新棧頂，然后將低位數(shù)據(jù)壓入(SP)單元，高位數(shù)據(jù)壓入(SP+1)單元。當(dāng)執(zhí)行POP指令時，CPU先將當(dāng)前棧頂SP(低位數(shù)據(jù))和SP+1(高位數(shù)據(jù))中的內(nèi)容彈出，然后再自動修改指針，使SP+2SP，SP指向新棧頂。三、堆棧的概念§2-38086存儲器組織

*14C0000

C1000sp向上增長棧底【例1】．假如當(dāng)前SS＝C000H．堆棧段＜64K，SP＝1000H，指出當(dāng)前棧頂在存儲器中的位置。當(dāng)前棧頂在存儲器中的地址為C1000H三、堆棧的概念§2-38086存儲器組織

*15【例2】．上例中若AX＝3322H，BX＝1100H，CX＝6655H，執(zhí)行指令PUSHAX，PUSHBX，再執(zhí)行指令POPCX，此時堆棧中內(nèi)容發(fā)生什么變化，AX，BX，CX中的內(nèi)容是什么?C00002233sp棧底0011C0FFCC0FFEC10003322PUSH

AX1100PUSH

BX6655CXspC00002233棧底0011C0FFCC0FFEC10003322AX1100BX1100POP

CX三、堆棧的概念§2-38086存儲器組織

*16三、堆棧的概念§2-38086存儲器組織

*17堆棧的主要用途 中斷，子程序調(diào)用，數(shù)據(jù)暫時保存?！咀⒁狻浚?先進(jìn)入的內(nèi)容要后彈出，PUSH和POP指令要成對。三、堆棧的概念§2-38086存儲器組織

*18第二章8086系統(tǒng)結(jié)構(gòu)內(nèi)容提要8086CPU內(nèi)部結(jié)構(gòu)8086/8088CPU的引腳及功能8086的存儲器組織8086工作模式和總線操作*19§2-48086系統(tǒng)配置簡述系統(tǒng)配置方式：最小模式（CPU的引腳MN／MX瑞接高電平+5V）最大模式（CPU的引腳MN／MX瑞接高電平低電平）系統(tǒng)配置特點：最小模式為單機(jī)系統(tǒng)，控制信號由CPU提供；最大模式為多處理器/協(xié)處理器系統(tǒng)，控制信號由總線控制器8288提供。（常用的處理器有數(shù)值運算協(xié)處理器8087，輸入/輸出處理器8089）CPU的24～31引腳意義不同*20§2-48086系統(tǒng)配置最小模式系統(tǒng)8086CPU存儲器I/O接口芯片1片8284A，作為時鐘發(fā)生器3片8282／8283或74LS373，作為地址鎖存器2片8285／8287或74LS245，作為雙向數(shù)據(jù)總線收發(fā)器*21§2-48086系統(tǒng)配置最小模式系統(tǒng)時鐘發(fā)生器RESVccCLKREADYRESETRDWRM/IOALE8086CPUA19/S6~A16/S3

AD15~AD0DENDT/RMN/MXVccSTB8282/8283OE8286/8287T地址/數(shù)據(jù)地址存儲器DATAI/O芯片DATABHEOEBHE/S720位16位地址總線數(shù)據(jù)總線*22§2-48086系統(tǒng)配置最小模式系統(tǒng)8282/8283是三態(tài)緩沖的8位數(shù)據(jù)鎖存器，8282的輸入和輸出信號同相(8283的輸入和輸出信號反相)。

地址鎖存器8282/8283*23§2-48086系統(tǒng)配置最小模式系統(tǒng)8286/8287是三態(tài)8位雙向數(shù)據(jù)收發(fā)器，可增加驅(qū)動能力。8286數(shù)據(jù)輸入與輸出同相(8287數(shù)據(jù)輸入與輸出反相)。

雙向數(shù)據(jù)總線收發(fā)器8286/8287*24§2-48086系統(tǒng)配置最小模式系統(tǒng)產(chǎn)生CLK信號，該CLK信號是8086CPU的內(nèi)部和外部的時間基準(zhǔn)信號，由驅(qū)動門電路進(jìn)行功率放大。

時鐘發(fā)生器8284*25§2-48086系統(tǒng)配置*最大模式系統(tǒng)CPU的引腳MN/MX接地時，8086為最大模式系統(tǒng)。在最大模式系統(tǒng)中需要增加總線控制器8288和總線裁決器8289，以完成8086CPU為中心的多處理器系統(tǒng)的協(xié)調(diào)工作。CPU輸出的狀態(tài)信號S2~S0同時送給8288和8289，由8288輸出原CPU所有的控制信號：存儲器讀/寫控制，I/O端口讀／寫控制，中斷響應(yīng)信號等。8289來裁決總線使用權(quán)賦給哪個處理器，以實現(xiàn)多主控者對總線資源的共享。*26§2-48086系統(tǒng)配置最大模式系統(tǒng)OE時鐘發(fā)生器RESVccCLKREADYRESET8086CPUA19~A16AD15~AD0MN/MXSTB8282/8283OE8286/8287T地址/數(shù)據(jù)地址存儲器DATAI/O芯片DATABHES0S1S2地址總線數(shù)據(jù)總線S1CLKS0S2DENDT/RALEIORCIOWCMWTCMRDCINTAAENCLKS2S1S0AEN82898288多主控者系統(tǒng)總線*27§2-48088系統(tǒng)配置最小模式系統(tǒng)*28§2-48088系統(tǒng)配置最大模式系統(tǒng)*29※有關(guān)概念介紹主頻，外頻，倍頻系數(shù)T狀態(tài)總線周期指令周期時序時序圖*30一、主頻，外頻，倍頻系數(shù)CPU是在時鐘信號的控制下工作時鐘信號

是一個按一定電壓幅度，一定時間間隔發(fā)出的脈沖信號CPU所有的操作都以時鐘信號為基準(zhǔn)

CPU按嚴(yán)格的時間標(biāo)準(zhǔn)發(fā)出地址，控制信號，存儲器、接口也按嚴(yán)格的時間標(biāo)準(zhǔn)送出或接受數(shù)據(jù)。這個時間標(biāo)準(zhǔn)就是由時鐘信號確定。CLK*31CPU的主頻或內(nèi)頻指CPU的內(nèi)部工作頻率。主頻是表示CPU工作速度的重要指標(biāo)，在CPU其它性能指標(biāo)相同時,主頻越高,CPU的速度越快CPU的外頻或系統(tǒng)頻率指CPU的外部總線頻率。倍頻系數(shù)指CPU主頻和外頻的相對比例系數(shù)。8088/8086/80286/80386的主頻和外頻值相同;從80486DX2開始，CPU的主頻和外頻不再相同，將外頻按一定的比例倍頻后得到CPU的主頻，即：

CPU主頻=外頻×倍頻系數(shù)

PC機(jī)各子系統(tǒng)時鐘(存儲系統(tǒng)，顯示系統(tǒng)，總線等)是由系統(tǒng)頻率按照一定的比例分頻得到。一、主頻，外頻，倍頻系數(shù)*32外頻性能指標(biāo)

8088CPU

頻率f：1秒內(nèi)的脈沖個數(shù)4.77MHz

周期T

=1/f210ηs

占空比：高電平在一個周期中的比例1:3CLKT一、主頻，外頻，倍頻系數(shù)*33相鄰兩個脈沖之間的時間間隔，稱為一個時鐘周期，又稱T狀態(tài)（T周期）。二、T狀態(tài)

每個T狀態(tài)包括：下降沿、低電平、上升沿、高電平CLKT*34CPU通過總線完成與存儲器、I/O端口之間的操作，這些操作統(tǒng)稱為總線操作。三、總線周期數(shù)據(jù)總線DB控制總線CB地址總線AB存儲器I/O接口輸入設(shè)備I/O接口輸出設(shè)備CPU*35執(zhí)行一個總線操作所需要的時間稱為總線周期。三、總線周期*36一個基本的總線周期通常包含4個T狀態(tài)，按時間的先后順序分別稱為T1、T2、T3、T4

總線周期T1T2T3T4CLK三、總線周期*37執(zhí)行一條指令所需要的時間稱為指令周期。

執(zhí)行一條指令的時間:是取指令、執(zhí)行指令、取操作數(shù)、存放結(jié)果所需時間的總和(用所需的時鐘周期數(shù)表示)。四、指令周期例:MOVBX,AX;2個T周期

MULBL;70~77個T周期*38不同指令的執(zhí)行時間(即指令周期)是不同的;

同一類型的指令，由于操作數(shù)不同，指令周期也不同例

MOVBX,AX2個T周期

MULBL70~77個T周期

MOV[BX],AX

14個T周期四、指令周期*39例1

執(zhí)行ADD[BX],AX包含:（1)取指令譯碼（2)取(DS:BX)內(nèi)存單元操作數(shù)存儲器讀周期（3)存放結(jié)果到(DS:BX)內(nèi)存單元存儲器寫周期例2

執(zhí)行MOVBX,AX包含:

僅取指令和譯碼執(zhí)行指令的過程中，需從存儲器或I/O端口讀取或存放數(shù)據(jù)，故一個指令周期通常包含若干個總線周期。四、指令周期*40

為實現(xiàn)某個操作，芯片上的引腳信號在時鐘信號的統(tǒng)一控制下，按一定的時間順序發(fā)出有效信號，這個時間順序就是時序。五、時序描述某一操作過程中，芯片/總線上有關(guān)引腳信號隨時間發(fā)生變化的關(guān)系圖，即時序圖。*41六、時序圖時間有關(guān)引腳信號T1T2T3T4A19~A0D7~D0ALECLKMEMR例

IBMPC/XT總線上存儲器讀周期時序*42

時序圖以時鐘脈沖信號作為橫坐標(biāo)軸，表示時間順序；

縱軸上是有關(guān)操作的引腳信號隨時間發(fā)生變化的情況,

時序圖中左邊出現(xiàn)的事件發(fā)生在右邊之前。時間有關(guān)引腳信號T1T2T3T4A19~A0D7~D0ALECLKMEMR例

IBMPC/XT總線上存儲器讀周期時序六、時序圖*43一、概述【8086CPU時序】

概念：計算機(jī)工作過程：在時鐘脈沖CLK統(tǒng)一控制下的指令執(zhí)行過程。

8086的時鐘頻率為5MHz，時鐘周期或T狀態(tài)為200ns。指令周期（InstructionCycle）：

執(zhí)行一條指令所需的時間稱為指令周期。不同指令的指令周期的長短是不同的．一個指令周期由幾個總線周期組成?？偩€周期（BusCycle）：

BIU完成一次訪問存儲器或I/O操作所需要的時間，稱作一個總線周期。一個總線周期由幾個T狀態(tài)組成。③時鐘周期(ClockCycle)：CPU的時鐘頻率的倒數(shù)，也稱T狀態(tài)。*44注意：在8086／8088CPU中，每個總線周期至少包含4個時鐘周期(T1~T4)，一般情況下，在總線周期的T1狀態(tài)傳送地址，T2~T4狀態(tài)傳送數(shù)據(jù)。一、概述【8086CPU時序】

*45復(fù)位信號：通過RESET引腳上的觸發(fā)信號來引起8086系統(tǒng)復(fù)位和啟動，RESET至少維持4個時鐘周期的高電平。復(fù)位操作：當(dāng)RESET信號變成高電平時，8086／8088CPU結(jié)束現(xiàn)行操作，各個內(nèi)部寄存器復(fù)位成初值。標(biāo)志寄存器清零指令寄存器0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H指令隊列變空其它寄存器0000H二、系統(tǒng)的復(fù)位與啟動【8086CPU時序】

*46復(fù)位后程序執(zhí)行：代碼段寄存器CS=FFFFH，指令指針I(yè)P=0，從內(nèi)存的FFFF0H處開始執(zhí)行指令。在FFFF0處存放了一條無條件轉(zhuǎn)移指令，轉(zhuǎn)移到系統(tǒng)引導(dǎo)程序的入口處，這樣系統(tǒng)啟動后就自動進(jìn)入系統(tǒng)程序?？善帘沃袛啾黄帘危簶?biāo)志寄存器被清0，程序中要用指令STI來設(shè)置中斷允許標(biāo)志。二、系統(tǒng)的復(fù)位與啟動【8086CPU時序】

*47CLKRESET復(fù)位內(nèi)部RESET三態(tài)門輸出信號浮空不作用狀態(tài)二、系統(tǒng)的復(fù)位與啟動【8086CPU時序】

*48在RESET信號變成高電平后，經(jīng)過一個時鐘周期，所有的三態(tài)輸出線被設(shè)置成高阻，并一直維持高阻狀態(tài)(浮空)，直到RESET信號回到低電平為止。但在高阻狀態(tài)的前半個時鐘周期，三態(tài)輸出線被置成不作用狀態(tài)，當(dāng)時鐘信號又變成高電平時，才置成高阻狀態(tài)。置成高阻狀態(tài)的三態(tài)輸出線包括：AD15~AD0、A19/S6~A16/S3、BHE/S7、M/IO、DT/R、DEN、WR、RD和INTA。另外有幾條控制線在復(fù)位之后處于無效狀態(tài)，但不浮空，它們是ALE、HLDA、RQ/GT0、RQ/GT1、QS0、QS1。二、系統(tǒng)的復(fù)位與啟動【8086CPU時序】

說明*49動畫演示二、系統(tǒng)的復(fù)位與啟動【8086CPU時序】

*50§2-58086CPU時序最小模式下的總線操作讀總線周期（動畫）*51三、最小模式下的總線操作

【8086CPU時序】讀總線周期一個最基本的讀總線周期包含4個T狀態(tài)，即T1、T2、T3、T4，在存儲器和外設(shè)速度較慢時，在T3后可插入1個或幾個等待狀態(tài)Tw。*52三、最小模式下的總線操作

【8086CPU時序】讀總線周期T1狀態(tài)：M/IO信號在T1狀態(tài)有效，指出CPU是從內(nèi)存還是從I/O端口讀取數(shù)據(jù)。M/IO信號的有效電平一直保持到總線周期結(jié)束的T4狀態(tài)。T1狀態(tài)開始，20位地址信號通過多路復(fù)用總線輸出，指出要讀取的存儲器或I/O瑞口的地址。高4位地址從A19/S6~A16/S3地址／狀態(tài)線送出，低16位從AD15~AD0地址／數(shù)據(jù)線送出。ALE引腳上輸出一個正脈沖作地址鎖存信號。在T1狀態(tài)結(jié)束時，M/IO信號，地址信號均已有效，ALE的下降沿用作鎖存器8282的選通信號，使地址鎖存。BHE信號有效，作為奇地址存儲體的選體信號，配合地址信號可實現(xiàn)存儲單元的尋址，它表示高8位數(shù)據(jù)線上的數(shù)據(jù)有效。系統(tǒng)中若接有數(shù)據(jù)總線收發(fā)器8286時，在T1狀態(tài)，DT/R端輸出低電平，表示本總線周期為讀周期，用DT/R去控制8286接收數(shù)據(jù)。*53三、最小模式下的總線操作

【8086CPU時序】讀總線周期T2狀態(tài)：地址信號消失，A19/S6~A16/S3引腳上輸出狀態(tài)信息S6~S3，指出當(dāng)前正在使用的段寄存器及中斷允許情況。低位地址線AD15~AD0進(jìn)入高阻狀態(tài)，為讀取數(shù)據(jù)作準(zhǔn)備。BHE/S7變成高電平，輸出狀態(tài)信息S7，S7在設(shè)計中未賦于實際意義。RD信號有效，送到所有的存儲器和I/O端口，但只選通地址有效的存儲單元和I/O端口，使之能讀出數(shù)據(jù)。若系統(tǒng)中接有8286，DEN信號在T2狀態(tài)有效，作為8286的選通信號，使數(shù)據(jù)通過8286傳送。*54三、最小模式下的總線操作

【8086CPU時序】讀總線周期T3狀態(tài)：T3狀態(tài)一開始，CPU采樣READY信號，若此信號為低電平表示系統(tǒng)中所連接的存儲器或外設(shè)工作速度較慢，數(shù)據(jù)沒有準(zhǔn)備好，要求CPU在T3和T4狀態(tài)之間再插入一個TW狀態(tài)。READY是通過時鐘發(fā)生器8284傳遞給CPU的。當(dāng)READY信號有效時，CPU讀取數(shù)據(jù)。在DEN＝0、DT/R＝0的控制下，內(nèi)存單元或I/O端口的數(shù)據(jù)通過數(shù)據(jù)收發(fā)器8286送到數(shù)據(jù)總線AD15~AD0上。CPU在T3周期結(jié)束時，讀取數(shù)據(jù)。S3S4指出了當(dāng)前訪問哪個段寄存器，若S3S4＝10，表示訪問CS段，讀取的是指令，CPU將它送入指令隊列中等待執(zhí)行，否則讀取的是數(shù)據(jù)，送入ALU進(jìn)行運算。*55三、最小模式下的總線操作

【8086CPU時序】讀總線周期Tw狀態(tài)：

CPU在每個TW狀態(tài)的前沿對READY信號采樣，若為低電平繼續(xù)插入TW狀態(tài)。當(dāng)在TW狀態(tài)采樣到READY信號為高電平時，在當(dāng)前TW狀態(tài)執(zhí)行完，進(jìn)入T4狀態(tài)，在最后一個TW狀態(tài)，數(shù)據(jù)肯定已出現(xiàn)在數(shù)據(jù)總線上，此時TW狀態(tài)的動作與T3狀態(tài)一樣。CPU采樣數(shù)據(jù)線AD15~AD0。T4狀態(tài)：

CPU在T3與T4狀態(tài)的交界處采樣數(shù)據(jù)。然后在T4狀態(tài)的后半周期，數(shù)據(jù)從數(shù)據(jù)總線上撤除，各個控制信號和狀態(tài)信號線進(jìn)入無效狀態(tài)，DEN無效，總線收發(fā)器不工作，一個讀總線周期結(jié)束。*56三、最小模式下的總線操作

【8086CPU時序】寫總線周期*57三、最小模式下的總線操作

【8086CPU時序】寫總線周期T1狀態(tài)：

M/IO信號有效，指出CPU將數(shù)據(jù)寫入內(nèi)存還是I/O端口；CPU給出寫入存儲單元或I/O端口的20位物理地址；地址鎖存信號ALE有效，選存儲體信號BHE、A0有效，DT/R變高平，表示本總線周期為寫周期。T2狀態(tài)： 地址撤消，S6~S3狀態(tài)信號輸出；數(shù)據(jù)從CPU送到數(shù)據(jù)總線AD15~AD0，WR寫信號有效；DEN信號有效，作為數(shù)據(jù)總線收發(fā)器8286的選通信號。*58三、最小模式下的總線操作

【8086CPU時序】寫總線周期T3狀態(tài)：

CPU采樣READY線，若READY信號無效，插入一個到幾個TW狀態(tài)，直到READY信號有效．存儲器或I/O設(shè)備從數(shù)據(jù)總線上取走數(shù)據(jù)。T4狀態(tài)： 從數(shù)據(jù)總線上撤消數(shù)據(jù)，各控制信號和狀態(tài)信號線變成無效；DEN信號變成高電平，總線收發(fā)器不工作。*59三、最小模式下的總線操作

【8086CPU時序】寫總線周期幾點不同之處（與讀總線周期）：在T1狀態(tài)，DT/R信號為高電平，表示本總線周期為寫周期，即CPU將數(shù)據(jù)寫入存儲單元或I/O端口。在T2狀態(tài)，地址信號發(fā)出后，CPU立即向地址/數(shù)據(jù)總線AD15~AD0發(fā)出數(shù)據(jù)，數(shù)據(jù)信號保持到T4狀態(tài)的中間，使存儲器或外設(shè)一旦準(zhǔn)備好即可從數(shù)據(jù)總線取走數(shù)據(jù)。寫信號為WR(代替RD)，在T2狀態(tài)有效，維持到T4狀態(tài)，選通存儲器或I/O端口的寫入。*60三、最小模式下的總線操作

【8086CPU時序】只有在CPU和存儲器或I/O接口之間傳輸數(shù)據(jù)時，CPU才執(zhí)行總線周期，當(dāng)CPU不執(zhí)行總線周期時(指令隊列6字節(jié)已裝滿，EU未申請訪問存儲器)，總線接口部件不和總線打交道，就進(jìn)入了總線空閑周期Ti。此時狀態(tài)信息S6~S3和前一個總線周期一樣，數(shù)據(jù)總線上信號不同，若前—個總線周期是讀周期，則AD15~AD0在Ti狀態(tài)處于高阻狀態(tài)，若前一個總線周期是寫周期，則AD15~AD0在Ti狀態(tài)繼續(xù)保持?jǐn)?shù)據(jù)有效。在空閑周期中，雖然CPU對總線進(jìn)行空操作，但CPU內(nèi)部操作仍然進(jìn)行。例ALU執(zhí)行運