微機(jī)原理第五章存儲(chǔ)器課件

第五章存儲(chǔ)器主要介紹存儲(chǔ)器的基本工作原理及各類半導(dǎo)體存儲(chǔ)器與CPU的連接方法和使用方法。通過(guò)本章的學(xué)習(xí)，應(yīng)對(duì)各類存儲(chǔ)器芯片的基本工作原理和外部特性有所了解，掌握微機(jī)中存儲(chǔ)系統(tǒng)的結(jié)構(gòu)，并能夠利用現(xiàn)有的存儲(chǔ)器芯片構(gòu)成所需要的內(nèi)存空間。

實(shí)驗(yàn)課時(shí)間計(jì)算機(jī)的周三下午7.8節(jié)有課嗎？本周六下午9、11、12、14周三晚上網(wǎng)絡(luò)的周五下午7.8節(jié)有課嗎？11周周六上午8、10、12、14周五晚上如果大家7.8沒(méi)課，就6點(diǎn)開始上實(shí)驗(yàn)，到9:20下課第五章存儲(chǔ)器5.1存儲(chǔ)器分類5.2隨機(jī)存取存儲(chǔ)器RAM5.3只讀存儲(chǔ)器ROM5.4CPU與存儲(chǔ)器的連接5.5存儲(chǔ)器空間的分配和使用

外存儲(chǔ)器是CPU通過(guò)I/O接口電路才能訪問(wèn)的存儲(chǔ)器，其特點(diǎn)是存儲(chǔ)容量大、速度較低，又稱海量存儲(chǔ)器或二級(jí)存儲(chǔ)器。外存儲(chǔ)器用來(lái)存放當(dāng)前暫時(shí)不用的程序和數(shù)據(jù)。CPU不能直接用指令對(duì)外存儲(chǔ)器進(jìn)行讀/寫操作，如要執(zhí)行外存儲(chǔ)器存放的程序，必須先將該程序由外存儲(chǔ)器調(diào)入內(nèi)存儲(chǔ)器。在微機(jī)中常用硬磁盤、軟磁盤和磁帶作為外存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器按存取方式不同，分為讀寫存儲(chǔ)器RAM（RandomAccessMemory）和只讀存儲(chǔ)器ROM（ReadOnlyMemory）。讀寫存儲(chǔ)器指機(jī)器運(yùn)行期間可讀、可寫的存儲(chǔ)器。目前微機(jī)中作為內(nèi)存儲(chǔ)器的半導(dǎo)體存儲(chǔ)器，其主要特點(diǎn)是采用大規(guī)模集成電路技術(shù)構(gòu)成單個(gè)芯片形式或者大容量的條形動(dòng)態(tài)存儲(chǔ)器（SIMMDRAM）形式，因而使用方便，價(jià)格較低。

只讀存儲(chǔ)器ROM指機(jī)器運(yùn)行期間只能讀出信息，而不能寫入信息的存儲(chǔ)器。RAM是隨機(jī)存取存儲(chǔ)器的意思，“隨機(jī)存取”含意是指對(duì)存儲(chǔ)器任何一個(gè)單元中信息的存取時(shí)間與其所在位置無(wú)關(guān)。它是相對(duì)于“順序存取”而言的。對(duì)順序存取（或串行存?。┑拇鎯?chǔ)器（如磁帶），必須按順序訪問(wèn)各單元，即信息的存取時(shí)間與其所在位置有關(guān)。對(duì)內(nèi)存儲(chǔ)器而言，隨機(jī)存取存儲(chǔ)器和讀寫存儲(chǔ)器是一回事，讀寫存儲(chǔ)器的英文縮寫應(yīng)為RWM(ReadWriteMomery)。由于拼讀困難，都稱作RAM。讀寫存儲(chǔ)器按信息存儲(chǔ)方式可分為靜態(tài)RAM（StaticRAM,簡(jiǎn)稱SRAM）和動(dòng)態(tài)RAM（DynamicRAM,簡(jiǎn)稱DRAM）。存儲(chǔ)器分類按存儲(chǔ)介質(zhì)，可分為半導(dǎo)體存儲(chǔ)器、磁介質(zhì)存儲(chǔ)器和光存儲(chǔ)器按照存儲(chǔ)器與CPU的耦合程度，可分為內(nèi)存和外存按存儲(chǔ)器的讀寫功能，分為讀寫存儲(chǔ)器（RWM：Read/WriteMemory）和只讀存儲(chǔ)器（ROM：ReadOnlyMemory)按掉電后存儲(chǔ)的信息可否永久保持，分為易失性（揮發(fā)性）存儲(chǔ)器和非易失性（不揮發(fā)）存儲(chǔ)器7存儲(chǔ)器的分類及選用按存儲(chǔ)介質(zhì)分類半導(dǎo)體存儲(chǔ)器磁介質(zhì)存儲(chǔ)器光存儲(chǔ)器Multi-SRAMNV-SRAMFIFOCache雙極型：存取速度快，但集成度低，一般用于大 型計(jì)算機(jī)或高速微機(jī)中；MOS型掩膜ROM一次性可編程PROM紫外線可擦除EPROM電可擦除E2PROM可編程只讀存儲(chǔ)器FLASH讀寫存儲(chǔ)器RAM只讀存儲(chǔ)器ROM（按讀寫功能分類)（按器件原理分類）靜態(tài)SRAM動(dòng)態(tài)DRAM：集成度高但存取速度較低

一般用于需要較大容量的場(chǎng)合。速度較快，集成度較低，一般用于對(duì)速度要求高、而容量不大的場(chǎng)合。(按存儲(chǔ)原理分類)9存儲(chǔ)器分類一、半導(dǎo)體存儲(chǔ)器的性能指標(biāo)半導(dǎo)體存儲(chǔ)器的性能指標(biāo)很多，如可靠性、功耗、價(jià)格等，但從接口電路來(lái)看，其重要指標(biāo)就是芯片的存儲(chǔ)容量和速度。1、存儲(chǔ)容量：存儲(chǔ)器中存儲(chǔ)單元的總數(shù)。存儲(chǔ)芯片的容量是以位(bit)為基本單位的，因此存儲(chǔ)器的容量即指芯片所能容納的二進(jìn)制的位數(shù)。如Intel2114,其存儲(chǔ)容量為4096，Intel6264為65536。在實(shí)際應(yīng)用中，通常用存儲(chǔ)單元數(shù)和位數(shù)來(lái)表示芯片的存儲(chǔ)容量。如Intel2114為1K4位；Intel6264為8K8位。存儲(chǔ)器芯片容量=單元數(shù)數(shù)據(jù)線位數(shù)存儲(chǔ)器分類一、半導(dǎo)體存儲(chǔ)器的性能指標(biāo)超高速存儲(chǔ)器的存取速度已小于20ns,中速存儲(chǔ)器在100～200ns之間,低速存儲(chǔ)器在300ns以上。2、存取速度：

是指存儲(chǔ)器接收到有效地址到存儲(chǔ)器給出有效數(shù)據(jù)所需要的時(shí)間。時(shí)間越小速度越快。選用存儲(chǔ)器時(shí),存取速度最好選與CPU時(shí)序相匹配的芯片。另外在滿足存儲(chǔ)器總?cè)萘壳疤嵯?盡可能選用集成度高,存儲(chǔ)容量大的芯片。存儲(chǔ)器分類二、半導(dǎo)體存儲(chǔ)器的通常結(jié)構(gòu)在微機(jī)系統(tǒng)中，不論是8位機(jī)，16位機(jī)還是32位機(jī)，都是以8位二進(jìn)制為一個(gè)字節(jié)，2個(gè)字節(jié)為一個(gè)字每個(gè)存儲(chǔ)單元都有一個(gè)地址；一個(gè)存儲(chǔ)單元對(duì)應(yīng)了半導(dǎo)體器件的8個(gè)基本存儲(chǔ)電路；一個(gè)基本存儲(chǔ)電路對(duì)應(yīng)一個(gè)二進(jìn)制位；在制造工藝上，常把各個(gè)字節(jié)的同一位或幾位制造在一個(gè)器件中；如1K1的芯片有1024個(gè)基本存儲(chǔ)電路，使用時(shí)作為1024個(gè)字節(jié)的同一位，8個(gè)芯片組成1K8的存儲(chǔ)空間。又如，1K4的芯片，有4096個(gè)基本存儲(chǔ)電路，可作為1K字節(jié)的高4位或低4位，2個(gè)芯片組成1K字節(jié)的存儲(chǔ)空間。（通常稱為位組合）存儲(chǔ)器分類二、半導(dǎo)體存儲(chǔ)器的通常結(jié)構(gòu)例不采用矩陣譯碼-線性譯碼）1K個(gè)存儲(chǔ)單元地址線為10根地址線，譯碼后每個(gè)存儲(chǔ)單元分配一根控制線，則需要1024根控制線。如圖：若采用矩陣譯碼結(jié)構(gòu)，則譯碼后只需64根控制線。見下頁(yè)圖：地址譯碼A0A1A2A9………1K存儲(chǔ)單元11024大容量存儲(chǔ)器地址譯碼是按矩陣的形式排列，這樣做可以節(jié)省譯碼電路；存儲(chǔ)器分類二、半導(dǎo)體存儲(chǔ)器的通常結(jié)構(gòu)行譯碼例：矩陣譯碼結(jié)構(gòu)-復(fù)合譯碼A0A1A2A3A4………1K存儲(chǔ)單元132………..132列譯碼和I/O控制R/W控制CSA5A6A7A8A9存儲(chǔ)器分類二、半導(dǎo)體存儲(chǔ)器的通常結(jié)構(gòu)一個(gè)較大的存儲(chǔ)體，由若干個(gè)存儲(chǔ)模塊（或組）組成，用地址線的高幾位譯碼產(chǎn)生模塊選擇信號(hào)，其余位作為行列選擇信號(hào)；模塊1模塊2模塊3模塊4譯碼A16A15A0~A14DBCB5.2 隨機(jī)存?。勺x可寫）存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器可隨時(shí)在任一地址單元讀出信息或?qū)懭胄滦畔?。根?jù)存儲(chǔ)器芯片內(nèi)部基本單元電路的結(jié)構(gòu)，RAM又可分為:靜態(tài)讀寫存儲(chǔ)器(SRAM)和動(dòng)態(tài)讀寫存儲(chǔ)器（DRAM）。一、靜態(tài)隨機(jī)讀寫存儲(chǔ)器靜態(tài)RAM的單元電路由6個(gè)MOS管子組成，只要不掉電數(shù)據(jù)可以一直保持。訪問(wèn)速度快，訪問(wèn)周期達(dá)20~40ns。但是管子多，功耗大，適合小容量存儲(chǔ)器。集成度低，但速度快，價(jià)格高，常用做Cache5.2 隨機(jī)存取存儲(chǔ)器一、靜態(tài)隨機(jī)讀寫存儲(chǔ)器其存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ),狀態(tài)穩(wěn)定,只要不掉電,信息不會(huì)丟失,但集成度低。例：SRAM6264管腳如圖6264——規(guī)格，表示8K*8位從中可以判斷地址線、數(shù)據(jù)線的根數(shù)12823456789101112131427262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3WECE2A8A9A11OEA10CE1VCC6264A0～Al2

:13根地址信號(hào)線。D0～D7

:8根雙向數(shù)據(jù)線。CE1

CE2:片選信號(hào)線。OE

:輸出允許信號(hào)。WE:寫允許信號(hào)。

NC為沒(méi)有使用的空腳二、動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器DRAM為減少M(fèi)OS管數(shù)目,提高集成度和降低功耗,出現(xiàn)了動(dòng)態(tài)RAM器件。

與上面介紹的靜態(tài)RAM相似，動(dòng)態(tài)RAM存儲(chǔ)器器件內(nèi)的基本存儲(chǔ)電路也是按行和列組成矩陣的，基本區(qū)別在于存儲(chǔ)電路不同。與靜態(tài)RAM中信息的存儲(chǔ)方式不同，動(dòng)態(tài)RAM是利用MOS管柵源間的極間電容來(lái)存儲(chǔ)信息的。當(dāng)電容充有電荷時(shí)，稱存儲(chǔ)的信息為1；電容上沒(méi)有電荷時(shí)，稱存儲(chǔ)的信息為0。由于電容上存儲(chǔ)的電荷不能長(zhǎng)時(shí)間保存，總會(huì)泄漏，因此必須定時(shí)地給電容補(bǔ)充電荷，這稱為“刷新”或“再生”。隨機(jī)存取存儲(chǔ)器二、動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器DRAM常用的動(dòng)態(tài)基本存儲(chǔ)電路有4管型和單管型兩種，其中單管型由于集成度高而愈來(lái)愈被廣泛采用。我們這里以單管基本存儲(chǔ)電路為例說(shuō)明。

其基本存儲(chǔ)電路為單管動(dòng)態(tài)存儲(chǔ)電路,存放信息靠的是電容,需刷新,芯片刷新周期在2ms以內(nèi)。單管動(dòng)態(tài)RAM基本存儲(chǔ)單元圖I/OQ刷新放大器C列選擇信號(hào)行選擇信號(hào)動(dòng)態(tài)RAM的刷新一般刷新周期為2ms，采取一次刷新一行的方式，即每2ms刷新一行。每次讀寫操作也進(jìn)行了刷新，但是讀寫是隨機(jī)的，不能保證2ms內(nèi)每個(gè)單元都進(jìn)行了讀寫操作，所以必須單獨(dú)進(jìn)行刷新操作。2164（64K*1）A0~A7為地址輸入端。DIN和DOUT是芯片上的數(shù)據(jù)線。RAS為行地址鎖存信號(hào)。CAS為列地址鎖存信號(hào)。WE為寫允許信號(hào)。注意計(jì)算機(jī)中的內(nèi)存由DRAM組成，高速緩存用SRAM組成四、高速緩沖存儲(chǔ)器 DRAM存取時(shí)間為100~200ns，為了使CPU全速運(yùn)行，可采用Cache技術(shù)，將經(jīng)常訪問(wèn)的代碼和數(shù)據(jù)存入由SRAM（存取時(shí)間為10~40ns）組成的高速緩存中，把不常用的數(shù)據(jù)保存在DRAM組成的大容量存儲(chǔ)器中，這樣使存儲(chǔ)器系統(tǒng)的價(jià)格降低，同時(shí)又保證CPU接近零等待。隨機(jī)存取存儲(chǔ)器三、存儲(chǔ)器的工作時(shí)序?yàn)榱苏_實(shí)現(xiàn)存儲(chǔ)器操作，在設(shè)計(jì)存儲(chǔ)體主要考慮的問(wèn)題：a)、根據(jù)參數(shù)選擇合適的存儲(chǔ)體；b)、保證CPU提供正確的讀寫時(shí)序；c)、設(shè)計(jì)控制電路時(shí)，注意CPU時(shí)序與存儲(chǔ)器時(shí)序要求的配合。存儲(chǔ)器對(duì)讀周期的時(shí)序要求如下頁(yè)：隨機(jī)存取存儲(chǔ)器三、存儲(chǔ)器的工作時(shí)序圖中：(P215)tRC：讀出周期；tA

：讀取時(shí)間；tCO：從片選信號(hào)有效到數(shù)據(jù)輸出穩(wěn)定的時(shí)間；tCX：從片選信號(hào)有效到數(shù)據(jù)輸出有效的時(shí)間；tAR：讀恢復(fù)時(shí)間；AD地址CS數(shù)據(jù)輸出BCtAtRCtCOtCXtAR時(shí)序要求:在B點(diǎn)之前片選必須有效否則數(shù)據(jù)無(wú)法輸出到系統(tǒng)DB上；數(shù)據(jù)有效后（C），只要AB和輸出允許信號(hào)沒(méi)有撤銷，則數(shù)據(jù)一直保持有效。寫操作見P215~2165.3 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM)在使用過(guò)程中,只能讀出存儲(chǔ)的信息,而不能用通常的方法寫入信息。ROM分為以下幾種：因ROM具有掉電后信息不會(huì)丟失的特點(diǎn)，故一般用于存放一些固定的程序，如監(jiān)控程序、BIOS程序等。⒈掩膜ROM：按用戶要求掩膜制成,只能讀,無(wú)法再改寫,適合存儲(chǔ)成熟的程序,大量生產(chǎn)時(shí),成本低。⒉可編程ROM(PROM)：為空白存儲(chǔ)器,用戶一次性寫入,寫入后不能更改,適合批量生產(chǎn)。⒊可擦除的PROM(EPROM)：用戶按規(guī)定方法可多次改寫內(nèi)容,改寫時(shí)先用紫外線擦除,適合于研發(fā)。5.3 只讀存儲(chǔ)器⒋電可擦除的PROM(E2PROM):能以字節(jié)為單位進(jìn)行擦除和改寫,并可直接在機(jī)器內(nèi)進(jìn)行擦除和改寫,方便靈活。閃速存儲(chǔ)器(FlashMemory):是80年代末推出的新型存儲(chǔ)芯片,它的主要特點(diǎn)是在掉電情況下可長(zhǎng)期保存信息,原理上看象ROM,但又能在線進(jìn)行擦除與改寫,功能上象RAM,因此兼有E2PROM和SRAM的優(yōu)點(diǎn)。內(nèi)部存儲(chǔ)信息在不加電的情況下保持10年左右反復(fù)擦寫達(dá)幾十萬(wàn)次5.3 只讀存儲(chǔ)器閃存體積小,可靠性高,內(nèi)部無(wú)可移動(dòng)部分,無(wú)噪聲,抗震動(dòng)力強(qiáng),是小型硬盤的代替品,也是代替EPROM和E2PROM的理想器件,市場(chǎng)前景看好。Flash有單片應(yīng)用和固態(tài)盤應(yīng)用，固態(tài)盤分卡式和盤式兩種。閃速卡,用在可移動(dòng)計(jì)算機(jī)中,如數(shù)字相機(jī),手機(jī),CD-ROM等。閃速固態(tài)盤,用于惡劣環(huán)境中代替硬盤。在Pentium機(jī)主板上，用128KB或256KB的FlashROM存放BIOS，取代了EPROM和EEPROM。因此現(xiàn)在稱BIOS為FlashBIOS。5.3 只讀存儲(chǔ)器例：EPROM2764(8K×8)12823456789101112131427262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3PGMNCA8A9A11OEA10CEVCC(+5V)A0～Al2

:13根地址信號(hào)線。D0～D7

:8根數(shù)據(jù)線。PGM:編程脈沖控制端。OE

:輸出允許信號(hào)。CE:芯片允許信號(hào)。VPP:

編程電壓輸入端。

5.3 只讀存儲(chǔ)器例：EPROM2764與CPU的連接連接到數(shù)據(jù)總線（D0~D7或D8~D15）2764I/O0~I/O7A0~A12片選輸入連接到8086的RD腳連接到地址總線的低13位OECEPGMVPP編程時(shí)使用5.4 CPU與存儲(chǔ)器的連接這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的地址線存儲(chǔ)芯片的片選端存儲(chǔ)芯片的讀寫控制線5.4 CPU與存儲(chǔ)器的連接CPU與存儲(chǔ)器的連接要通過(guò)三大總線實(shí)現(xiàn)。將一個(gè)存儲(chǔ)器芯片與CPU相接時(shí)，除了片選信號(hào)需要高位地址譯碼之外，其余的如存儲(chǔ)器芯片的數(shù)據(jù)信號(hào)、讀寫控制信號(hào)及地址信號(hào)都直接接到系統(tǒng)總線上。但是一個(gè)存儲(chǔ)器系統(tǒng)往往需要由多個(gè)芯片組合得到系統(tǒng)所需的存儲(chǔ)空間。這就需要用到下面的方法：位擴(kuò)展法、字?jǐn)U展法、組合擴(kuò)展法。存儲(chǔ)系統(tǒng)設(shè)計(jì)的步驟1、確定芯片個(gè)數(shù)=目的系統(tǒng)容量/提供芯片規(guī)格2、確定擴(kuò)展方法（字、位、字位）3、芯片地址線、數(shù)據(jù)線、讀寫控制線的連接4、芯片片選的連接CPU與存儲(chǔ)器的連接1.位擴(kuò)展法一、存儲(chǔ)器芯片的擴(kuò)展當(dāng)存儲(chǔ)器芯片的數(shù)據(jù)位數(shù)不能滿足存儲(chǔ)系統(tǒng)需要時(shí)，可將多個(gè)存儲(chǔ)器芯片的地址線并連起來(lái)（即接相同的輸入），用它們的數(shù)據(jù)線擴(kuò)展各個(gè)存儲(chǔ)單元的數(shù)據(jù)位。這種擴(kuò)展方法稱為位擴(kuò)展法。⑧64K*1I/O⑦64K*1I/O⑥64K*1I/O⑤64K*1I/O④64K*1I/O③64K*1I/O②64K*1I/O①64K*1I/OD0D7…用64K×1bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器A0~A15R/WCSCPU與存儲(chǔ)器的連接1.位擴(kuò)展法例：把兩片6264擴(kuò)展成8K×16的存儲(chǔ)器D7~D0RDWR一、存儲(chǔ)器芯片的擴(kuò)展A12~A0D15~D8D15~D0譯碼器6264I/O0~I/O7A12~A0OE

WECE1

CE28k8I/O0~I/O7A12~A06264OE

WECE1

CE28k8CPU與存儲(chǔ)器的連接2.字?jǐn)U展法字?jǐn)U展法將低位地址線接到所有芯片，實(shí)現(xiàn)片內(nèi)尋址；將高位地址線通過(guò)譯碼或變換后輸出給各芯片的片選信號(hào)，實(shí)現(xiàn)片間尋址當(dāng)存儲(chǔ)器芯片的存儲(chǔ)單元數(shù)量不能滿足存儲(chǔ)系統(tǒng)需要時(shí)，可將多片存儲(chǔ)器芯片的數(shù)據(jù)線并連起來(lái)，用它們的地址線擴(kuò)展存儲(chǔ)單元的數(shù)量。這種擴(kuò)展方法稱為字?jǐn)U展法。例：用兩片SRAMIntel6264（8K8位）存儲(chǔ)器芯片組成一個(gè)16K8位的存儲(chǔ)系統(tǒng)。一、存儲(chǔ)器芯片的擴(kuò)展CPU與存儲(chǔ)器的連接二、存儲(chǔ)器芯片的擴(kuò)展2.字?jǐn)U展法例：6264I/O0~I/O7A12~A0I/O0~I/O7A12~A06264OE

WECS1

CS2RDWR8k88k8OE

WECS1

CS2D7~D0A12~A0D7~D0D7~D0地址譯碼器高位地址CPU與存儲(chǔ)器的連接3.組合擴(kuò)展法當(dāng)存儲(chǔ)器芯片的數(shù)據(jù)位數(shù)和存儲(chǔ)單元數(shù)量都不能滿足存儲(chǔ)系統(tǒng)需要時(shí)，可先進(jìn)行字?jǐn)U展，再進(jìn)行位擴(kuò)展，也可把順序反過(guò)來(lái)。這種擴(kuò)展方法稱為組合擴(kuò)展法。練習(xí)：用兩片EPROM2764（8K8位）與兩片SRAMIntel6264（8K8位）存儲(chǔ)器芯片共同組成一個(gè)包括8K16位的ROM、8K16位的RAM的存儲(chǔ)系統(tǒng)。二、存儲(chǔ)器芯片的擴(kuò)展擴(kuò)展方法的總結(jié)位擴(kuò)展：各芯片的地址線、片選信號(hào)連接相同，各芯片的數(shù)據(jù)線接不同的系統(tǒng)數(shù)據(jù)線字?jǐn)U展：各芯片的地址線、數(shù)據(jù)線連接相同，片選信號(hào)不同（由高位地址線經(jīng)過(guò)譯碼得到，使得同一時(shí)刻只選中一個(gè)芯片）。字位擴(kuò)展：先進(jìn)行位擴(kuò)展，再把位擴(kuò)展后得到的芯片組進(jìn)行字?jǐn)U展CPU與存儲(chǔ)器的連接二、存儲(chǔ)器的地址選擇（字?jǐn)U展時(shí)高位地址線的連接）CPU與存儲(chǔ)器連接時(shí)，將CPU的低位地址線連到存儲(chǔ)器所有芯片的地址線上，實(shí)現(xiàn)片內(nèi)尋址；將高位地址線經(jīng)過(guò)譯碼輸出給存儲(chǔ)器芯片的片選引腳，實(shí)現(xiàn)片間尋址。存儲(chǔ)器的地址譯碼方式有線性選擇、全譯碼、部分譯碼

對(duì)于組合得到的存儲(chǔ)器系統(tǒng)，必須給每個(gè)芯片分配地址，也就是要保證存儲(chǔ)器芯片在整個(gè)內(nèi)存中占據(jù)的地址范圍能夠滿足用戶的要求。這就需要掌握存儲(chǔ)器地址譯碼的方法（字?jǐn)U展）二、存儲(chǔ)器的地址選擇1.線性地址譯碼方式如果在一個(gè)微機(jī)系統(tǒng)中，所要求的存儲(chǔ)器容量較小，而且以后也不會(huì)擴(kuò)充系統(tǒng)的存儲(chǔ)容量，可直接將芯片使用的地址線以外的一位或兩位高位地址線作為片選信號(hào)，這種方法稱為線性地址譯碼方式

。

例5-1：(P226)用兩片SRAMIntel6264（8K8位）存儲(chǔ)器芯片組成一個(gè)16K8位的存儲(chǔ)系統(tǒng)?？梢杂肁13與芯片的片選信號(hào)連接。注意：芯片片選加入M/IO線性選擇方式的缺點(diǎn)1、出現(xiàn)地址重疊。例5-1中假設(shè)CPU地址線為16根，則每個(gè)芯片有4組地址。如為20根地址線，則重疊更多2、地址不連續(xù)。如果用A14或A15連接芯片的片選則兩個(gè)芯片的地址空間不連續(xù)3、不方便擴(kuò)充。想要增加系統(tǒng)容量時(shí)必須重新連接地址線。CPU與存儲(chǔ)器的連接2.全地址譯碼方式

所謂全地址譯碼，就是構(gòu)成存儲(chǔ)器時(shí)要使用全部地址總線信號(hào)，即CPU的低位地址信號(hào)接存儲(chǔ)芯片的地址輸入線，余下的所有高位地址信號(hào)用來(lái)作為譯碼器的輸入，從而使得存儲(chǔ)器芯片上的每一個(gè)單元在整個(gè)內(nèi)存空間中具有唯一的一個(gè)地址。

例：一個(gè)微機(jī)系統(tǒng)20根地址線，RAM容量為32K字節(jié)，采用8K8位的RAM芯片，安排在內(nèi)存空間的最低位置，則A12~A0作為片內(nèi)尋址，A19~A13譯碼后作為芯片尋址二、存儲(chǔ)器的地址選擇A12

A0A12

A0A12

A0A12

A0A0

A12CSCSCSCSWEWEWEWED7D0D7D0D7D0D7D0

D7D0CPUA19

A13M/IOWRDBAB2.全地址譯碼方式OEOEOEOERD00000H~01FFFH02000H~03FFFH04000H~05FFFH06000H~07FFFH譯碼器0?1234127思考：全譯碼方式有地址重疊、地址不連續(xù)的情況嗎？1、地址是唯一的，沒(méi)有重疊2、地址是連續(xù)的，便于擴(kuò)充。全譯碼的缺點(diǎn)：譯碼電路復(fù)雜，特別是高位地址線較多的時(shí)候。CPU與存儲(chǔ)器的連接3.部分地址譯碼方式

存儲(chǔ)器系統(tǒng)容量的需求并不總是達(dá)到最大容量，為了減少譯碼電路的復(fù)雜性并留有一定的可擴(kuò)展空間，常采用將芯片使用以外的部分高地址進(jìn)行譯碼，產(chǎn)生片選信號(hào)的方法。

三、存儲(chǔ)器的地址選擇這種方法通常使用74LS138三八譯碼器芯片。該芯片管腳圖、輸出真值表見下頁(yè)圖（P228圖5-16)。G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7VccGND74LS138三八譯碼器芯片Y0=0其余為1Y1=0其余為1......000001010011100101110111100輸出CBAG1G2AG2B74LS138用74LS138進(jìn)行部分譯碼舉例例5-3：(教材P228)用2K*8的RAM芯片設(shè)計(jì)一個(gè)8K*8的存儲(chǔ)器系統(tǒng)，用74LS138進(jìn)行地址譯碼。G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7A12A11A13A14M/IOA151#芯片片選2#芯片片選3#芯片片選4#芯片片選結(jié)論：74LS138輸入確定后，每個(gè)輸出引腳所連接芯片的地址空間也就確定了，比如：74LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y70000~07FFH0800~0FFFH1000~17FFH1800~1FFFH2000~27FFH2800~0FFFH3000~37FFH3800~3FFFHA12A11A13A14M/IOA15在存儲(chǔ)器擴(kuò)展時(shí)，74LS138的連接輸出：138的輸出接到芯片的片選上輸入：1）ABC的連接：依次把高位地址線的最低三位地址連接到ABC上。比如，芯片地址線用了Ａ12~A0，則A-A13，B-A14，C-A152）三個(gè)控制端的連接：把M/IO和剩下的地址線進(jìn)行邏輯門電路運(yùn)算后分別送給三個(gè)控制端。部分譯碼方式的優(yōu)缺點(diǎn) 部分譯碼方式的譯碼簡(jiǎn)單，但地址擴(kuò)展能力有限，并且可能出現(xiàn)地址重疊（如果有一些地址線沒(méi)有用到）。使用不同信號(hào)連接片選信號(hào)時(shí)，芯片的地址空間也不同。這種方式常常用在較小的微型計(jì)算機(jī)系統(tǒng)中。用138可以不出現(xiàn)地址重疊。思考：如何實(shí)現(xiàn)？三種地址譯碼方式的總結(jié)CPU與存儲(chǔ)器芯片連接時(shí)，低位地址線連到所有芯片的地址線上，實(shí)現(xiàn)片內(nèi)尋址；高位地址線經(jīng)過(guò)線選法或譯碼器譯碼輸出到芯片的片選，實(shí)現(xiàn)片間尋址。連接時(shí)注意地址是否重疊、地址是否連續(xù)要學(xué)會(huì)按照要求設(shè)置芯片的地址空間。例子用RAM6264、EPROM2764設(shè)計(jì)一個(gè)具有16KRAM及16KROM的16位的存儲(chǔ)系統(tǒng)。題型總結(jié)1、涉及到8086系統(tǒng)：地址線20根，數(shù)據(jù)線16根，奇偶存儲(chǔ)體2、對(duì)芯片地址有指定要求某芯片地址處于低地址指定了芯片具體地址地址不重疊地址連續(xù)3、系統(tǒng)中芯片所需地址線根數(shù)不一致綜合舉例1 用芯片74LS138、RAM6264、EPROM2764設(shè)計(jì)一個(gè)在8086CPU最小模式下的，具有16KRAM及16KROM的16位的存儲(chǔ)系統(tǒng)。要求RAM處于低地址段。并且不得出現(xiàn)重復(fù)地址。畫出完整的電路原理圖，包括譯碼器74LS138的連接。給出每個(gè)芯片的地址空間。解題技巧涉及到8086系統(tǒng)，存儲(chǔ)器為16位寬時(shí)要分奇偶存儲(chǔ)體，分別用高八位、低八位數(shù)據(jù)線連接，片選分別加入BHE、A0.（即A0不再算入低位地址線）處于低地址段的芯片：在連接片選時(shí)選擇序號(hào)小的138的輸出連接該芯片的片選不出現(xiàn)重復(fù)地址：把所有地址線都用上，不能容許任何地址線懸空，即連接圖上要用到系統(tǒng)所有地址線寫芯片地址空間時(shí)，先根據(jù)芯片的片選確定高位地址線的取值（對(duì)某個(gè)芯片而言說(shuō)固定的），然后對(duì)接到芯片上的低位地址線從全0取到全1，由此得出地址空間。綜合舉例2

限定地址，選擇譯碼方式 試用8K×8位的EPROM2764和8K×8位的靜態(tài)RAM6264以及74LS138譯碼器,構(gòu)成一個(gè)16KB的ROM、16KB的RAM存儲(chǔ)器系統(tǒng)(8086工作于最小模式),要求ROM地址范圍為：F2000H～F5FFFH,RAM地址范圍為：F6000H～F9FFFH。

限定地址的解題技巧對(duì)于限定地址的題型，芯片的數(shù)據(jù)線、低位地址線和138的ABC的接法照舊，不同的是：138的三個(gè)控制端的連接門電路和每個(gè)芯片的片選接哪個(gè)序號(hào)的輸出不能隨意畫了。要先把給定地址轉(zhuǎn)換為二進(jìn)制，看ABC所接的三位高位地址的值為多少，以此確定芯片所接輸出序號(hào)；然后看除了ABC之外的高位地址的取值，根據(jù)這些值和M/IO來(lái)畫138的三個(gè)控制端的門電路。綜合舉例3

芯片所需低位地址線根數(shù)不同例1：試用EPROM2732和8K×8位的靜態(tài)RAM6264以及74LS138譯碼器,構(gòu)成一個(gè)8KB的ROM、16KB的RAM存儲(chǔ)器系統(tǒng)(8086工作于最小模式)例2：書上本節(jié)例子系統(tǒng)所用芯片所需低位地址線根數(shù)不同的解題技巧根據(jù)芯片容量大即所需低位地址線根數(shù)多的芯片來(lái)畫138的連接。然后：對(duì)容量大的芯片，每個(gè)芯片的片選用138的一個(gè)輸出；對(duì)容量小的芯片，則應(yīng)該是多個(gè)（通常是兩個(gè)）芯片共用138的一個(gè)輸出，再由它們未用的那幾位（通常是1位）低位地址來(lái)區(qū)分這多個(gè)芯片，即把138的這個(gè)輸出和那幾位低位地址進(jìn)行邏輯運(yùn)算后，與容量小的芯片的片選連接。存儲(chǔ)器擴(kuò)展總結(jié)涉及到8086時(shí)，注意奇偶存儲(chǔ)體的片選輸入中要包括BHE，A0；且地址信號(hào)為20位地址譯碼時(shí)一般選用74LS138，如果不允許地址重疊，則把所有高位地址信號(hào)都要用于地址譯碼，必要時(shí)用邏輯門電路組合多個(gè)高位地址信號(hào)。不要忘記了Ｍ／ＩＯ學(xué)會(huì)根據(jù)電路圖中芯片的片選連接寫出芯片的地址空間，以及根據(jù)給定地址空間畫出芯片的片選連接。5-5PC機(jī)中存儲(chǔ)器的分配主存：0～640KB的RAM，也稱為基本存儲(chǔ)器或常規(guī)存儲(chǔ)器。上位存儲(chǔ)器UM：從640KB～1024KB的內(nèi)存保留區(qū)，留給系統(tǒng)配置使用擴(kuò)展存儲(chǔ)器：640KB以上的存儲(chǔ)器，不包括384KB的內(nèi)存保留區(qū)高位存儲(chǔ)器：1024KB～1088KB的64KB的存儲(chǔ)區(qū)。擴(kuò)充存儲(chǔ)器：為了補(bǔ)充內(nèi)存的不足，設(shè)計(jì)了內(nèi)存擴(kuò)充卡。把EMS分成區(qū)段（分頁(yè)），每4個(gè)分頁(yè)組成1個(gè)頁(yè)框。使用時(shí)，把4頁(yè)的內(nèi)容拷貝到內(nèi)存保留區(qū)的頁(yè)框里。第五章作業(yè)P2371213補(bǔ)：用芯片74LS138、RAM6264、EPROM2732設(shè)計(jì)一個(gè)在8086CPU最小模式下的，具有16KRAM及16KROM的16位的存儲(chǔ)系統(tǒng)。要求RAM處于低地址段。并且不得出現(xiàn)重復(fù)地址。畫出CPU與存儲(chǔ)系統(tǒng)的連接圖，包括譯碼器74LS138的連接。給出每個(gè)芯片的地址空間。幾種新型存儲(chǔ)器簡(jiǎn)介1．閃速存儲(chǔ)器(FlashMemory)Flash存儲(chǔ)器是1983年由Intel公司首先推出的，其商品化于1988年。就其本質(zhì)而言，F(xiàn)lash存儲(chǔ)器屬于E2PROM類型，在不加電的情況下能長(zhǎng)期保持存儲(chǔ)的信息。F1ash存儲(chǔ)器之所以被稱為閃速存儲(chǔ)器，是因?yàn)橛秒姴脸菀讓?shí)現(xiàn)擦除整個(gè)存儲(chǔ)矩陣或部分存儲(chǔ)矩陣，速度很快，與E2PROM擦除一個(gè)地址(一個(gè)字節(jié)或16位字)的時(shí)間相同。Flash存儲(chǔ)器既有ROM和RAM兩者的性能，又有ROM、DRAM一樣的高密度、低成本和小體積。它是目前惟一具有大容量、非易失性、低價(jià)格、可在線改寫和較高速度幾個(gè)特性共存的存儲(chǔ)器。同DRAM比較，F(xiàn)1ash存儲(chǔ)器有兩個(gè)缺點(diǎn)：可擦寫次數(shù)有限和速度較慢。所以從目前看，它還無(wú)望取代DRAM，但它是一種理想的文件存儲(chǔ)介質(zhì)，特別適用于在線編程的大容量、高密度存儲(chǔ)領(lǐng)域。由于Flash存儲(chǔ)器的獨(dú)特優(yōu)點(diǎn)，在一些較新的主板上采用FlashROMBIOS，會(huì)使得BIOS升級(jí)非常方便，在Pentium微機(jī)中已把BIOS系統(tǒng)駐留在Flash存儲(chǔ)器中。Flash存儲(chǔ)器亦可用做固態(tài)大容量存儲(chǔ)器。由于FlashMemory集成度不斷提高，價(jià)格降低，使其在便攜機(jī)上取代小容量硬盤已成為可能。2.同步動(dòng)態(tài)存儲(chǔ)器SDRAM(SynchronousDRAM)SDRAM是同步動(dòng)態(tài)存儲(chǔ)器，又稱為同步DRAM。SDRAM基于雙存儲(chǔ)體結(jié)構(gòu)，內(nèi)含兩個(gè)交錯(cuò)的存儲(chǔ)陣列，當(dāng)CPU從一個(gè)存儲(chǔ)體或陣列訪問(wèn)數(shù)據(jù)的同時(shí)，另一個(gè)已準(zhǔn)備好讀寫數(shù)據(jù)。通過(guò)兩個(gè)存儲(chǔ)陣列的緊密切換，讀取效率得到成倍提高。理論上速度可與CPU頻率同步，與CPU共享一個(gè)時(shí)鐘周期。SDRAM不僅可用做主存，在顯示卡專用內(nèi)存方面也有廣泛應(yīng)用。對(duì)顯示卡來(lái)說(shuō)，數(shù)據(jù)帶寬越寬，同時(shí)處理的數(shù)據(jù)就越多，顯示的信息就越多，顯示質(zhì)量也就越高。SDRAM也將應(yīng)用于一種集成主存和顯示內(nèi)存的結(jié)構(gòu)——共享內(nèi)存結(jié)構(gòu)(UMA)當(dāng)中。許多高性能顯示卡價(jià)格昂貴，就是因?yàn)槠鋵Ｓ蔑@示內(nèi)存成本極高，UMA技術(shù)利用主存作顯示內(nèi)存，不再需要增加專門的顯示內(nèi)存，因此這種結(jié)構(gòu)在很大程度上降低了系統(tǒng)成本。3．雙數(shù)據(jù)傳輸率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDRDRAM(DoubleDataRateDRAM)在同步動(dòng)態(tài)讀寫存儲(chǔ)器SDRAM的基礎(chǔ)上，采用延時(shí)鎖定環(huán)(Delay-1ockedLoop)技術(shù)提供數(shù)據(jù)選通信號(hào)對(duì)數(shù)據(jù)進(jìn)行精確定位，在