計(jì)算機(jī)組成原理第3章

第三章系統(tǒng)總線第一節(jié)總線的基本概念第二節(jié)總線的分類(lèi)第三節(jié)總線特性及性能指標(biāo)第四節(jié)總線結(jié)構(gòu)第五節(jié)總線控制小結(jié)作業(yè)第一節(jié)總線的基本概念一、計(jì)算機(jī)總線二、總線的優(yōu)點(diǎn)三、總線的劣勢(shì)四、總線的一般組成五、總線上信息的傳送六、總線結(jié)構(gòu)的計(jì)算機(jī)舉例分散連接存儲(chǔ)器輸入設(shè)備運(yùn)算器控制器輸出設(shè)備計(jì)算機(jī)總線總線連接用于連接計(jì)算機(jī)多個(gè)子系統(tǒng)（部件）共享的信息通道總線也是連接復(fù)雜巨系統(tǒng)的一種基本工具某一時(shí)刻只允許一個(gè)部件向總線發(fā)送信息，但是多個(gè)部件可以同時(shí)接收相同信息存儲(chǔ)器CPUI/OI/OI/O解決外部設(shè)備“雜”的問(wèn)題：容易增添新的設(shè)備使用相同總線標(biāo)準(zhǔn)的外設(shè)容易在不同計(jì)算機(jī)間兼容降低成本：總線可供多個(gè)設(shè)備共享簡(jiǎn)化設(shè)計(jì)存儲(chǔ)器CPUI/OI/OI/O總線的優(yōu)點(diǎn)容易成為信息通道的瓶頸總線帶寬限制了整條總線的吞吐量總線的最高速度主要由下列因素決定：總線長(zhǎng)度總線負(fù)載的設(shè)備數(shù)負(fù)載設(shè)備的特性延遲是否差異較大？數(shù)據(jù)傳輸率差異較大？存儲(chǔ)器CPUI/OI/OI/O總線的劣勢(shì)控制線總線請(qǐng)求信號(hào)及數(shù)據(jù)接收信號(hào)指明數(shù)據(jù)線上傳輸信息的類(lèi)型數(shù)據(jù)線

在源設(shè)備和目標(biāo)設(shè)備間傳送信息數(shù)據(jù)和地址復(fù)雜的命令數(shù)據(jù)線控制線總線的一般組成串行并行總線上信息的傳送1.面向CPU的雙總線結(jié)構(gòu)框圖

中央處理器

CPUI/O總線M總線主存

I/O接口

I/O

設(shè)備1

I/O

設(shè)備2……I/O接口I/O接口

I/O

設(shè)備n總線結(jié)構(gòu)的計(jì)算機(jī)舉例單總線（系統(tǒng)總線）2.單總線結(jié)構(gòu)框圖CPU

主存I/O接口

I/O

設(shè)備1

I/O

設(shè)備2I/O接口…

I/O

設(shè)備nI/O接口…3.以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線

主存CPUI/O接口

I/O

設(shè)備1…

I/O

設(shè)備nI/O接口…存儲(chǔ)總線第二節(jié)總線的分類(lèi)1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部

的總線數(shù)據(jù)總線地址總線控制總線雙向與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān)單向與存儲(chǔ)地址、I/O地址有關(guān)有出有入計(jì)算機(jī)各部件之間

的信息傳輸線存儲(chǔ)器讀、存儲(chǔ)器寫(xiě)總線允許、中斷確認(rèn)中斷請(qǐng)求、總線請(qǐng)求3.通信總線串行通信總線遠(yuǎn)距離數(shù)千公里并行通信總線近距離小于30m傳輸方式

用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信等）之間的通信第三節(jié)總線特性及性能指標(biāo)一、總線物理實(shí)現(xiàn)二、總線特性三、總線的性能指標(biāo)四、總線標(biāo)準(zhǔn)CPU插板主存

插板I/O

插板BUS主板總線物理實(shí)現(xiàn)1.機(jī)械特性2.電氣特性3.功能特性4.時(shí)間特性尺寸、形狀、管腳數(shù)

及

排列順序傳輸方向

和有效的電平范圍每根傳輸線的功能信號(hào)的時(shí)序

關(guān)系地址數(shù)據(jù)控制總線特性1.總線寬度2.總線帶寬3.時(shí)鐘同步/異步4.總線復(fù)用5.信號(hào)線數(shù)6.總線控制方式7.其他指標(biāo)數(shù)據(jù)線的根數(shù)總線的數(shù)據(jù)傳輸速率MBps同步、不同步地址線

與數(shù)據(jù)線

復(fù)用地址線、數(shù)據(jù)線和控制線的總和負(fù)載能力、電源電壓、可擴(kuò)展性突發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)總線的性能指標(biāo)思考題：總線工作頻率32MHZ，總線寬度16位，計(jì)算總線帶寬？32×(16/8)=64MBps總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)接口系統(tǒng)的總線標(biāo)準(zhǔn)設(shè)備總線標(biāo)準(zhǔn)ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模塊系統(tǒng)總線標(biāo)準(zhǔn)系統(tǒng)模塊標(biāo)準(zhǔn)界面總線標(biāo)準(zhǔn)接口CPU和內(nèi)存、外設(shè)、或兩種外設(shè)、或兩種機(jī)器之間通過(guò)總線進(jìn)行連接的邏輯部件。六種基本功能：控制，接口靠程序的指令信息來(lái)控制外圍設(shè)備的動(dòng)作如啟動(dòng)、關(guān)閉等；緩沖器，補(bǔ)償各設(shè)備速度差異；轉(zhuǎn)換，完成任何要求的數(shù)據(jù)轉(zhuǎn)換；狀態(tài)，監(jiān)視外設(shè)的工作狀態(tài)并保存狀態(tài)；整理，完成一些特別功能，如在需要時(shí)修改字計(jì)數(shù)器；程序中斷，發(fā)中斷請(qǐng)求至CPU。系統(tǒng)總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)數(shù)據(jù)線總線時(shí)鐘帶寬ISA168MHz（獨(dú)立）16MBpsEISA328MHz（獨(dú)立）33MBpsVESA(VL-BUS)3233MHz（CPU）132MBpsPCI326433MHz（獨(dú)立）64MHz（獨(dú)立）132MBps528MBpsAGP3266.7MHz（獨(dú)立）133MHz（獨(dú)立）266MBps533MBps設(shè)備總線標(biāo)準(zhǔn)RS-232（RecommendedStandard-232C）由美國(guó)電子工業(yè)協(xié)會(huì)EIA（ElectronicIndustriesAssociation）推薦的一種串行通信總線標(biāo)準(zhǔn)。USB（UniversalSerialBus）接口基于通用的連接技術(shù)，可實(shí)現(xiàn)外設(shè)的簡(jiǎn)單快速連接，已達(dá)到方便用戶、降低成本、擴(kuò)展微機(jī)連接外設(shè)范圍的目的。IDE（IntegratedDriveElectronics）它是一種在主機(jī)處理器和磁盤(pán)驅(qū)動(dòng)器之間廣泛使用的集成總線。絕大部分PC的硬盤(pán)和相當(dāng)數(shù)量的CD-ROM驅(qū)動(dòng)器都是通過(guò)這種接口和主機(jī)連接的。SCSI（SmallComputerSystemInterface）現(xiàn)在這種接口不再局限于將各種設(shè)備與小型計(jì)算機(jī)直接連接起來(lái)，它已經(jīng)成為各種計(jì)算機(jī)（包括工作站、小型機(jī)、甚至大型機(jī)）的系統(tǒng)接口。小結(jié)總線是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。總線特性有機(jī)械/物理特性、電氣特性、功能特性、時(shí)間特性?？偩€標(biāo)準(zhǔn)從ISA總線（16位，帶寬15MB/s）發(fā)展到EISA總線（32位，帶寬33MB/s）和VESA總線（32位，帶寬133MB/s），又進(jìn)一步發(fā)展到PCI總線（64位，帶寬266MB/s）。衡量總線性能的重要指標(biāo)是總線帶寬，它定義為總線本身所能達(dá)到的最高傳輸速率。第四節(jié)總線結(jié)構(gòu)一、單總線結(jié)構(gòu)二、多總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例單總線（系統(tǒng)總線）CPU

主存I/O接口

I/O

設(shè)備1

I/O

設(shè)備2I/O接口…

I/O

設(shè)備nI/O接口…一、單總線結(jié)構(gòu)單總線結(jié)構(gòu)特點(diǎn)使用一條總線處理器和主存儲(chǔ)器之間通信主存儲(chǔ)器和輸入/輸出設(shè)備之間通信優(yōu)點(diǎn)簡(jiǎn)單、成本低缺點(diǎn)速度慢，總線將成為系統(tǒng)瓶頸二、多總線結(jié)構(gòu)1、雙總線結(jié)構(gòu)2、三總線結(jié)構(gòu)13、三總線結(jié)構(gòu)24、四總線結(jié)構(gòu)具有特殊功能的處理器，由通道對(duì)I/O統(tǒng)一管理通道I/O接口

設(shè)備n

……I/O接口

設(shè)備0

CPU主存主存總線I/O總線雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)特點(diǎn)輸入/輸出總線通過(guò)適配器和主存總線相連主存總線用于處理器和主存儲(chǔ)器之間的通信輸入/輸出總線為輸入/輸出設(shè)備提供信息三總線結(jié)構(gòu)1主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……主存總線主要用于CPU和主存之間數(shù)據(jù)交換I/O總線供CPU與各類(lèi)I/O設(shè)備之間傳遞信息DMA總線用于高速I(mǎi)/O設(shè)備與主存之間交換信息優(yōu)點(diǎn)：大大減少處理器-主存總線負(fù)載三總線結(jié)構(gòu)2局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴(kuò)展總線接口擴(kuò)展總線Modem串行接口SCSI局部I/O控制器主存用于CPU與Cache或與更多的局部設(shè)備之間數(shù)據(jù)交換與主存、Cache直接相連，并且通過(guò)擴(kuò)展總線接口和擴(kuò)展總線相連優(yōu)點(diǎn)：系統(tǒng)的工作效率明顯提高四總線結(jié)構(gòu)多媒體Modem主存擴(kuò)展總線接口局域網(wǎng)SCSICPU串行接口FAX系統(tǒng)總線局部總線高速總線擴(kuò)展總線圖形Cache/橋三、總線結(jié)構(gòu)舉例1.、傳統(tǒng)微型機(jī)總線結(jié)構(gòu)2、VL-BUS局部總線結(jié)構(gòu)3、PCI總線結(jié)構(gòu)4、多層PCI總線結(jié)構(gòu)傳統(tǒng)微型機(jī)總線結(jié)構(gòu)存儲(chǔ)器SCSIⅡ控制器主存控制器ISA、EISA8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz的32位數(shù)據(jù)通路系統(tǒng)總線多媒體高速局域網(wǎng)高性能圖形CPU……ModemVL-BUS局部總線結(jié)構(gòu)33MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISA、EISA多媒體高速局域網(wǎng)高性能圖形圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲(chǔ)器局部總線控制器

SCSIⅡ控制器VLBUS……ModemCPU多媒體PCI橋高速局域網(wǎng)高性能圖形圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISA、EISA標(biāo)準(zhǔn)總線控制器SCSIⅡ

控制器存儲(chǔ)器ModemPCI總線結(jié)構(gòu)PCI總線2存儲(chǔ)器橋0橋4PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級(jí)橋第二級(jí)橋第三級(jí)橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲(chǔ)器總線

標(biāo)準(zhǔn)總線CPU多層PCI總線結(jié)構(gòu)第五節(jié)總線控制一、總線判優(yōu)控制二、總線通信控制一、總線判優(yōu)控制1、基本概念2、鏈?zhǔn)讲樵?xún)方式3、計(jì)數(shù)器定時(shí)查詢(xún)方式4、獨(dú)立請(qǐng)求方式總線事務(wù)發(fā)起命令（和地址），傳輸數(shù)據(jù)主設(shè)備總線事務(wù)的發(fā)起者發(fā)出命令（和地址）基本概念從設(shè)備若主設(shè)備發(fā)出的是讀命令，則將數(shù)據(jù)發(fā)送到主設(shè)備否則，接收主設(shè)備發(fā)來(lái)的寫(xiě)入數(shù)據(jù)總線事務(wù)的響應(yīng)者

總線判優(yōu)控制分布式集中式鏈?zhǔn)讲樵?xún)計(jì)數(shù)器定時(shí)查詢(xún)獨(dú)立請(qǐng)求方式總線主設(shè)備總線從設(shè)備主設(shè)備發(fā)起傳輸動(dòng)作數(shù)據(jù)可雙向傳輸總線控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

－總線忙BR－總線請(qǐng)求BG－總線同意I/O接口1鏈?zhǔn)讲樵?xún)方式優(yōu)點(diǎn)只需2根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制容易擴(kuò)充設(shè)備缺點(diǎn)對(duì)電路故障很敏感如第i個(gè)設(shè)備的接口中有關(guān)鏈的電流有故障，那么i個(gè)以后的設(shè)備都不能進(jìn)行工作；查詢(xún)鏈的優(yōu)先級(jí)是固定的當(dāng)優(yōu)先級(jí)高的設(shè)備出現(xiàn)頻繁請(qǐng)求時(shí)，離總線控制器遠(yuǎn)，優(yōu)先級(jí)別低的設(shè)備很難獲得請(qǐng)求。0BS

－總線忙BR－總線請(qǐng)求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址I/O接口1

計(jì)數(shù)器設(shè)備地址1計(jì)數(shù)器定時(shí)查詢(xún)方式優(yōu)點(diǎn)設(shè)備的優(yōu)先次序可變對(duì)電路故障沒(méi)那么敏感缺點(diǎn)增加了控制線數(shù)log2n根控制線控制也較復(fù)雜排隊(duì)器排隊(duì)器總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－總線同意BR－總線請(qǐng)求獨(dú)立請(qǐng)求方式優(yōu)點(diǎn)響應(yīng)速度快不用一個(gè)個(gè)設(shè)備查詢(xún)優(yōu)先次序可由程序控制比較靈活缺點(diǎn)控制線數(shù)量多2n根控制線總線控制更復(fù)雜二、總線通信控制1.目的2.總線周期3.總線通信的四種方式解決通信雙方協(xié)調(diào)配合

問(wèn)題完成一次總線操作的時(shí)間主模塊申請(qǐng)，總線仲裁決定主模塊向從模塊給出地址

和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤消有關(guān)信息

申請(qǐng)分配階段尋址階段傳數(shù)階段結(jié)束階段總線周期同步通信異步通信

半同步通信

分離式通信

當(dāng)前主、從模塊完全占有整個(gè)總線傳輸周期各模塊在準(zhǔn)備數(shù)據(jù)的過(guò)程中不占用總線，總線占用時(shí)都在做有效工作總線通信的四種方式同步通信

由統(tǒng)一時(shí)標(biāo)

控制數(shù)據(jù)傳送(1)同步式數(shù)據(jù)輸入(2)同步式數(shù)據(jù)輸出(3)同步通信特點(diǎn)

讀命令同步式數(shù)據(jù)輸入(讀）T1總線傳輸周期T2T3T4

時(shí)鐘

地址

數(shù)據(jù)(1)同步式數(shù)據(jù)輸入完成一次完整信息傳輸?shù)臅r(shí)間T1主模塊發(fā)地址T2主模塊發(fā)讀命令T3從模塊提供數(shù)據(jù)T4主模塊撤銷(xiāo)讀命令，從模塊撤銷(xiāo)數(shù)據(jù)

數(shù)據(jù)同步式數(shù)據(jù)輸出（寫(xiě)）T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫(xiě)命令(2)同步式數(shù)據(jù)輸出T1主模塊發(fā)地址。T1.5主模塊提供數(shù)據(jù)。T2主模塊發(fā)出寫(xiě)命令，從模塊接到命令后在規(guī)定時(shí)間內(nèi)將數(shù)據(jù)總線上的數(shù)據(jù)寫(xiě)到地址總線所指明的單元中。T4主模塊撤銷(xiāo)寫(xiě)命令和數(shù)據(jù)等信號(hào)。同步通信優(yōu)點(diǎn)規(guī)定明確、統(tǒng)一，模塊間的配合簡(jiǎn)單一致；同步通信缺點(diǎn)主、從模塊時(shí)間配合屬于強(qiáng)制性“同步”，嚴(yán)重影響總線的工作效率；設(shè)計(jì)缺乏靈活性；同步通信適用范圍總線長(zhǎng)度較短，各部件存取時(shí)間比較一致的場(chǎng)合。(3)同步通信特點(diǎn)異步通信聯(lián)絡(luò)方式數(shù)據(jù)傳輸方式異步通信特點(diǎn)應(yīng)答信號(hào)在通信總線上傳輸（2011研）采用應(yīng)答方式

，沒(méi)有公共時(shí)鐘標(biāo)準(zhǔn)不互鎖半互鎖全互鎖主設(shè)備從設(shè)備請(qǐng)求回答應(yīng)答方式聯(lián)絡(luò)方式數(shù)據(jù)字命令字命令字01101000起始位終止位9.09ms2×

9.09ms異步通信數(shù)據(jù)傳輸?shù)牟⑿泻痛蟹绞健癛eady”“Strobe”I/O

接口I/O

設(shè)備CPU并行串行起始位終止位9.09ms2×

9.09ms數(shù)據(jù)傳輸方式異步通信優(yōu)點(diǎn)允許各模塊速度的不一致性，給設(shè)計(jì)者充分的靈活性和選擇余地；異步通信缺點(diǎn)增加兩條應(yīng)答線傳送速度低，50～19200波特波特率：?jiǎn)挝粫r(shí)間內(nèi)傳送二進(jìn)制的位數(shù)，單位bps，記做波特；比特率：?jiǎn)挝粫r(shí)間內(nèi)傳送有效二進(jìn)制位數(shù)，單位bps，記做比特；異步通信特點(diǎn)思考題2：在異步串行傳輸系統(tǒng)中，假設(shè)每秒傳輸160個(gè)數(shù)據(jù)幀，其字符格式規(guī)定包含1個(gè)起始位，8位數(shù)據(jù)位，1個(gè)偶校驗(yàn)位，1個(gè)終止位，試計(jì)算波特率和比特率。解：

1+8+1+1=11位

160*11=1760bps=1760波特

160*8=1280bps=1280比特半同步通信（同步、異步

結(jié)合）

以輸入數(shù)據(jù)為例的半同步通信時(shí)序

半同步通信特點(diǎn)

同步、異步和半同步三種通信的共同點(diǎn)同步發(fā)送方用系統(tǒng)時(shí)鐘前沿

發(fā)信號(hào)

接收方

用系統(tǒng)時(shí)鐘后沿

判斷、識(shí)別異步允許不同速度的模塊和諧工作

增加一條“等待”響應(yīng)信號(hào)

WAIT（同步、異步

結(jié)合）T1主模塊發(fā)地址T2主模塊發(fā)命令…T3從模塊提供數(shù)據(jù)T4從模塊撤銷(xiāo)數(shù)據(jù)，主模塊撤銷(xiāo)命令Tw

當(dāng)為低電平時(shí)，等待一個(gè)TWAITTw

當(dāng)為低電平時(shí)，等待一個(gè)TWAIT以輸入數(shù)據(jù)為例的半同步通信時(shí)序

讀

命令WAIT

地址

數(shù)據(jù)

時(shí)鐘總線傳輸周期T1T2TWTWT3T4半同步通信半同步通信優(yōu)點(diǎn)允許各模塊速度的不一致性；控制方式比異步簡(jiǎn)單；全系統(tǒng)各模塊在統(tǒng)一系統(tǒng)時(shí)鐘控制下同步工作，可靠型高；半同步通信缺點(diǎn)系統(tǒng)工作速度不高；

適用于系統(tǒng)工作速度不高但又包含了許多工作速度差異較大的各類(lèi)設(shè)備組成的簡(jiǎn)單系統(tǒng)。半同步通信特點(diǎn)一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）

主模塊發(fā)地址、命令

從模塊準(zhǔn)備數(shù)據(jù)

從模塊向主模塊發(fā)數(shù)據(jù)總線空閑占用總線不占用總線占用總線同步、異步和半同步三種通信的共同點(diǎn)總線使用權(quán)在傳輸周期被主從設(shè)備完全占有充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力主模塊

申請(qǐng)占用總線，使用完后即放棄總線

的使用權(quán)從模塊

申請(qǐng)占用總線，將各種信息送至總線上一個(gè)總線傳輸周期子周期1子周期2主模塊分離式通信1.各模塊有權(quán)申請(qǐng)占用總線分離式通信特點(diǎn)充分提高了總線的有效占用2.采用同步方式通信，不等對(duì)方回答3.各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線4.總線被占用時(shí)，無(wú)空閑小結(jié)總線是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)?？偩€特性有機(jī)械/物理特性、電氣特性、功能特性、時(shí)間特性?？偩€標(biāo)