組合邏輯電路與觸發(fā)器

4.3.4加法器一、1位加法器1.半加器，不考慮來自低位的進位，將兩個1位的二進制數(shù)相加輸入輸出ABSCO00000110101011012.全加器：將兩個1位二進制數(shù)及來自低位的進位相加輸入輸出ABCISCO000000011001010011011001010101110011111174LS18374HC183二、多位加法器串行進位加法器優(yōu)點：簡單缺點：慢2.超前進位加法器基本原理：加到第i位的進位輸入信號是兩個加數(shù)第i位以前各位（0~j-1）的函數(shù)，可在相加前由A,B兩數(shù)確定。優(yōu)點：快，每1位的和及最后的進位基本同時產(chǎn)生。缺點：電路復(fù)雜。74LS283三、用加法器設(shè)計組合電路基本原理：若能生成函數(shù)可變換成輸入變量與輸入變量相加若能生成函數(shù)可變換成輸入變量與常量相加例：將BCD的8421碼轉(zhuǎn)換為余3碼輸入輸出DCBAY3Y2Y1Y0000000110001010000100101001101100100011101011000011010010111101010001011100111004.3.5數(shù)值比較器用來比較兩個二進制數(shù)的數(shù)值大小一、1位數(shù)值比較器A,B比較有三種可能結(jié)果4.4組合邏輯電路中的競爭-冒險現(xiàn)象4.4.1競爭-冒險現(xiàn)象及成因一、什么是“競爭”兩個輸入“同時向相反的邏輯電平變化”，稱存在“競爭”

二、因“競爭”而可能在輸出產(chǎn) 生尖峰脈沖的現(xiàn)象，稱為 “競爭-冒險”。三、2線—4線譯碼器中的競爭-冒險現(xiàn)象

4.4.2*略4.4.3消除競爭-冒險現(xiàn)象的方法一、接入濾波電容 尖峰脈沖很窄，用很小的電容就可將尖峰削弱到VTH以下。二、引入選通脈沖 取選通脈沖作用時間，在電路達到穩(wěn)定之后，P的高電平期的輸出信號不會出現(xiàn)尖峰。三、修改邏輯設(shè)計例：第五章觸發(fā)器5.1概述在數(shù)字系統(tǒng)中，要完成對數(shù)字信號的算術(shù)運算和邏輯運算，以及將運算結(jié)果保存起來，都需要具有記憶功能的邏輯單元。這種邏輯單元叫觸發(fā)器，它可以存儲1位二進制數(shù)字信號，即具有邏輯0和邏輯1兩種穩(wěn)定狀態(tài)，且在輸入信號作用下，這兩個穩(wěn)定狀態(tài)之間可以互相轉(zhuǎn)換，但在輸入信號消失以后，能夠?qū)⒔⑵饋淼臓顟B(tài)長久保存下來。在實際的應(yīng)用中觸發(fā)器可分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T和T觸發(fā)器等。觸發(fā)器的邏輯功能常用特性表、特性方程、狀態(tài)轉(zhuǎn)換圖和時間波形圖表示。5.2SR鎖存器一、電路結(jié)構(gòu)與工作原理0000001110011011010001101100①1110①①二、動作特點在任何時刻，輸入都能直接改變輸出的狀態(tài)。例：5.3電平觸發(fā)的觸發(fā)器一、電路結(jié)構(gòu)與工作原理0XX000XX1110000100111100111011101001011011101*11111*SR觸發(fā)器

0000001110011011010001101101*1111*二、動作特點在CLK=1的全部時間里，S和R的變化都將引起輸出狀態(tài)的變化。D觸發(fā)器0XX000XX1110000100111100111011101001011011101*11111*D觸發(fā)器0000101011115.4脈沖觸發(fā)的觸發(fā)器一、電路結(jié)構(gòu)與工作原理提高可靠性，要求每個CLK周期輸出狀態(tài)只能改變1次XXXX00