第9章 數(shù)字電路 新

門電路邏輯代數(shù)組合邏輯電路分析及其應用數(shù)字電路主要授課內(nèi)容第9章數(shù)字電路9.1概述9.2基本邏輯門電路9.3組合邏輯電路9.4觸發(fā)器第二篇9.1概述9.1.1模擬電路與數(shù)字電路的區(qū)別模擬信號：在時間上和數(shù)值上連續(xù)的信號。數(shù)字信號：在時間上和數(shù)值上不連續(xù)的（即離散的）信號。uu模擬信號波形數(shù)字信號波形tt對模擬信號進行傳輸、處理的電子線路稱為模擬電路。對數(shù)字信號進行傳輸、處理的電子線路稱為數(shù)字電路。第2頁（1）工作信號是二進制的數(shù)字信號，在時間上和數(shù)值上是離散的（不連續(xù)），反映在電路上就是低電平和高電平兩種狀態(tài)（即0和1兩個邏輯值）。（2）在數(shù)字電路中，研究的主要問題是電路的邏輯功能，即輸入信號的狀態(tài)和輸出信號的狀態(tài)之間的邏輯關系。（3）對組成數(shù)字電路的元器件的精度要求不高，只要在工作時能夠可靠地區(qū)分0和1兩種狀態(tài)即可。數(shù)字電路的特點第2頁（1）便于集成與系列化生產(chǎn)，成本低廉，使用方便；（2）工作準確可靠，精度高，抗干擾能力強。（3）不僅能完成數(shù)值計算，還能完成邏輯運算和判斷，運算速度快，保密性強。（4）維修方便，故障的識別和判斷較為容易。2.數(shù)字電路的優(yōu)點數(shù)字電路的優(yōu)越性能使其得到廣泛的應用和迅猛的發(fā)展。數(shù)字電路不僅在計算機、通信技術(shù)中應用廣泛，而且在醫(yī)療、檢測、控制、自動化生產(chǎn)線以及人們的日常生活中，也都產(chǎn)生了越來越深刻的影響。第2頁9.1.2數(shù)制與編碼

一、數(shù)制數(shù)制即計數(shù)的方法。在我們的日常生活中，最常用的是十進制。數(shù)字電路中采用的數(shù)制有二進制、八進制、十六進制等。

1.十進制十進制是最常用的數(shù)制。在十進制數(shù)中有0～9這10個數(shù)碼，任何一個十進制數(shù)均用這10個數(shù)碼來表示。計數(shù)時以10為基數(shù)，逢十進一，同一數(shù)碼在不同位置上表示的數(shù)值不同。例如：

9999=9×103＋9×102＋9×101＋9×100

其中，100、101、102、103稱為十進制各位的“權(quán)”。對于任意一個十進制整數(shù)M，可用下式來表示：

M=±（an×10n-1＋an-1×10n-2＋…+a2×101＋a1×100）上式中a1、a2、…、an-1、an為各位的十進制數(shù)碼。

2.二進制在數(shù)字電路中廣泛應用的是二進制。在二進制數(shù)中，只有“0”和“1”兩個數(shù)碼，計數(shù)時以2為基數(shù)，逢二進一，即1+1=10，同一數(shù)碼在不同位置所表示的數(shù)值是不同的。對于任何一個二進制整數(shù)N，可用下式表示：

N=±（Kn×2n-1＋Kn-1×2n-2＋…+K2×21＋K1×20）例如：（1011）2=1×23＋0×22＋1×21＋1×20

其中，20、21、22、23為二進制數(shù)各位的“權(quán)”。

3.二進制數(shù)與十進制數(shù)之間的轉(zhuǎn)換數(shù)字電路采用二進制比較方便，但人們習慣用十進制，因此，經(jīng)常需在兩者間進行轉(zhuǎn)換。

(1)二進制數(shù)轉(zhuǎn)換為十進制數(shù)——按權(quán)相加法。例如，將二進制數(shù)1111轉(zhuǎn)換成十進制數(shù)。（1101）2=1×23＋1×22＋0×21＋1×20=8+4+0+1=（13）10(2)十進制數(shù)轉(zhuǎn)換為二進制數(shù)——除二取余法。例如，將十進制數(shù)29轉(zhuǎn)換為二進制數(shù)。

291

2140271231

211換算結(jié)果為（29）10=（11101）2。由以上可以看出，把十進制整數(shù)轉(zhuǎn)換為二進制整數(shù)時，可將十進制數(shù)連續(xù)除2，直到商為0，每次所得余數(shù)就依次是二進制由低位到高位的各位數(shù)字。

4.十六進制十六進制數(shù)有16個數(shù)碼0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F，其中,A~F分別代表十進制的10~15，計數(shù)時，逢十六進一。

為了與十進制區(qū)別，規(guī)定十六進制數(shù)通常在末尾加字母H，例如28H、5678H等。十六進制數(shù)各位的“權(quán)”從低位到高位依次是160、161、162…。例如，5C4H=5×162＋12×161＋4×160=（1476）10可見，將十六進制數(shù)轉(zhuǎn)換為十進制數(shù)時，只要按“權(quán)”展開即可。要將十進制數(shù)轉(zhuǎn)換為十六進制數(shù)時，可先轉(zhuǎn)換為二進制數(shù)，再由二進制數(shù)轉(zhuǎn)換為十六進制數(shù)。例如，

(29）10=（11101）2=（1D）16

三種數(shù)制的數(shù)值比較：

十進制數(shù)0123456789101112131415二進制數(shù)01101110010111011110001001101010111100110111101111十六進制數(shù)0123456789ABCDEF

二、編碼用數(shù)字或某種文字符號來表示某一對象和信號的過程叫編碼。在數(shù)字電路中，十進制編碼或某種文字符號難于實現(xiàn)，一般采用四位二進制數(shù)碼來表示一位十進制數(shù)碼，這種方法稱為二—十進制編碼，即BCD碼。由于這種編碼的四位數(shù)碼從左到右各位對應值分別為23、22、21、20，即8、4、2、1，所以BCD碼也叫8421碼，其對應關系如下：

十進制數(shù)01234567898421（BCD碼)0000000100100011010001010110011110001001例如，一個十進制數(shù)369可用8421碼表示為：十進制數(shù)：369BCD碼：001101101001除此之外，還有一些其它編碼方式，這里不再介紹。

9.1.3邏輯代數(shù)及其基本運算邏輯代數(shù)也稱為布爾代數(shù)，是分析和設計邏輯電路的一種數(shù)學工具，可用來描述數(shù)字電路的結(jié)構(gòu)和特性。邏輯代數(shù)由邏輯變量、邏輯常數(shù)和運算符組成。邏輯代數(shù)有“0”和“1”兩種邏輯值，它們并不表示數(shù)量的大小，而表示邏輯“假”與“真”兩種狀態(tài),如開關的開與關等。所以，邏輯“1”與邏輯“0”與自然數(shù)1和0有著本質(zhì)的區(qū)別。

一、基本邏輯關系根據(jù)邏輯門電路的邏輯關系則有：與邏輯:F＝A·B

或邏輯:F＝A+B非邏輯:F＝

二、邏輯代數(shù)的運算法則的基本規(guī)律

1.基本運算法則

0·A=01·A=AA·=0A·A=A0+A=A1+A=1A+=1A+A=A2.邏輯代數(shù)的基本定律

獲得高、低電平的基本方法：利用半導體開關元件（二極管、三極管）的導通、截止（即開、關）兩種工作狀態(tài)來實現(xiàn)。邏輯0和邏輯1：電子電路中通常把高電平表示為邏輯1；把低電平表示為邏輯0。（正邏輯）

邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路。基本和常用門電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等?；鹃T電路第2頁1.“與”門電路當決定某事件的全部條件同時具備時，結(jié)果才會發(fā)生，這種因果關系叫做“與”邏輯，也稱為邏輯乘。（1）“與”邏輯關系F=AB與邏輯功能：有0出0，全1出1。第2頁“與”門真值表“與”門電路圖符號一個“與”門的輸入端至少為兩個，輸出端只有一個。（2）實現(xiàn)與邏輯關系的電路稱為與門。第2頁“與”邏輯（邏輯乘）的運算規(guī)則與門的輸入端可以有多個。下圖為一個三輸入與門電路的輸入信號A、B、C和輸出信號F的波形圖。ABCF有0出0有0出0全1出1第2頁2.“或”門電路當某事件發(fā)生的全部條件中至少有一個條件滿足時，事件必然發(fā)生，當全部條件都不滿足時，事件決不會發(fā)生，這種因果關系叫做“或”邏輯，也稱為邏輯加。（1）“或”邏輯關系F=A+B或邏輯功能：有1出1，全0出0。第2頁

（2）實現(xiàn)或邏輯關系的電路稱為或門?！盎颉遍T真值表“或”門電路圖符號一個“或”門的輸入端也是至少兩個，輸出端只有一個。第2頁“或”邏輯（邏輯加）的運算規(guī)則或門的輸入端也可以有多個。下圖為一個三輸入或門電路的輸入信號A、B、C和輸出信號F的波形圖。ABCF全0出0全0出0有1出1第2頁3.“非”門電路當某事件相關的條件不滿足時，事件必然發(fā)生；當條件滿足時，事件決不會發(fā)生，這種因果關系叫做“非”邏輯。（1）“非”邏輯關系非邏輯功能：給1出0，給0出1。F=A輸入A為高電平1(3V)時，三極管飽和導通，輸出F為低電平0（0V)；輸入A為低電平0(0V)時，三極管截止，輸出F為高電平1（3V)。第2頁邏輯非（邏輯反）的運算規(guī)則“非”門真值表一個“非”門的輸入端只有1個，輸出端只有一個。第2頁9.1.3復合門電路將與門、或門、非門組合起來，可以構(gòu)成多種復合門電路。由與門和非門構(gòu)成與非門1.與非門與非門的邏輯功能：有0出1；全1出0。與非門真值表第2頁內(nèi)含4個兩輸入端的與非門，電源線及地線公用。內(nèi)含兩個4輸入端的與非門，電源線及地線公用。第2頁由或門和非門構(gòu)成或非門或非門的邏輯功能：全0出1；有1出0?；蚍情T真值表2.或非門第2頁3.與或非門第2頁異或門和同或門的邏輯圖符號異或門功能：相異出1；相同出0。異或門真值表4.異或門同或門真值表同或門功能：相同出1；相異出0。5.同或門第2頁9.3

組合邏輯電路分析基礎第2頁1.組合邏輯電路的分析在數(shù)字電路中，如果任意時刻的輸出信號，僅取決于該時刻輸入信號邏輯取值的組合，而與輸入信號作用前電路原有的狀態(tài)無關，這類數(shù)字電路稱為組合邏輯電路。

所謂分析，就是根據(jù)給定的邏輯電路，找出其輸出信號和輸入信號之間的邏輯關系，確定電路的邏輯功能。組合邏輯電路的一般分析步驟如下：①用逐級遞推法寫出輸出邏輯函數(shù)與輸入邏輯變量之間的關系；②用公式法或者卡諾圖法化簡，寫出最簡邏輯表達式；③根據(jù)最簡邏輯函數(shù)式列出功能真值表；④根據(jù)真值表寫出邏輯功能說明，以便理解電路的作用。第2頁分析該電路的邏輯功能。2.組合邏輯電路的設計組合邏輯電路的設計是根據(jù)給定的實際邏輯功能，找出實現(xiàn)該功能的邏輯電路。組合邏輯電路設計步驟如下：①根據(jù)給出的條件，找出什么是邏輯變量，什么是邏輯函數(shù)，用字母設出，另外用0和1各表示一種狀態(tài)，找出邏輯函數(shù)和邏輯變量之間的關系；②根據(jù)邏輯函數(shù)和邏輯變量之間的關系列出真值表，并根據(jù)真值表寫出邏輯表達式；③化簡邏輯函數(shù)；④根據(jù)最簡邏輯表達式畫出邏輯電路；⑤驗證所作的邏輯電路是否能滿足設計的要求（特別是有約束條件時要驗證約束條件中的最小項對電路工作狀態(tài)的影響）。

第2頁用與非門設計一個交通報警控制電路。交通信號燈有紅、綠、黃3種，3種燈分別單獨工作或黃、綠燈同時工作時屬正常情況，其他情況均屬故障，出現(xiàn)故障時輸出報警信號。設紅、綠、黃燈分別用A、B、C表示，燈亮時為正常工作，其值為1，燈滅時為故障現(xiàn)象，其值為0；輸出報警信號用F表示，正常工作時F值為0，出現(xiàn)故障時F值為1。列出真值表如下：

1

例：第2頁

2

3

4

第2頁

5

第2頁練習&&&&ABSi&Ci1.分析下面電路的邏輯功能2.設計一個四變量的多數(shù)表決電路。其中A為主裁判，同意時占兩分，其他裁判同意時占1分，只要得3分就通過。第2頁能實現(xiàn)把某種特定信息轉(zhuǎn)換為機器識別的二進制代碼的組合邏輯電路稱為編碼器。由于中、大規(guī)模集成電路的出現(xiàn)，組合邏輯電路在設計概念上發(fā)生了很大的變化，現(xiàn)在已經(jīng)有了邏輯功能很強的組合邏輯器件，常用的組合邏輯電路部件有加法器、數(shù)值比較9.3編碼器器、編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器等。靈活地應用它們，將會使組合邏輯電路在設計時事半功倍。下面我們向大家介紹其中的一些組合邏輯器件。

第2頁編碼器的輸出位數(shù)為n時，輸入端的數(shù)量為2n。下面以8線—3線優(yōu)先編碼器74LS148為例，介紹這類編碼器的功能及應用。1234567816151413121110974LS14874LS148的管腳排列圖第2頁管腳排列圖中，I0～I7為輸入信號端，Y0

～Y2為輸出端，S為使能輸入端，OE為使能輸出端，GS為片優(yōu)先編碼輸出端。當使能輸入端S＝１時，電路處于禁止編碼狀態(tài)，所有的輸出端全部輸出高電平“１”；當使能輸入端S＝０時，電路處于正常編碼狀態(tài)，輸出端的電平由I0～I7

的輸入信號而定。I7的優(yōu)先級別最高，I0級別最低。使能輸出端OE

＝０時，表示電路處于正常編碼同時又無輸入編碼信號的狀態(tài)。片優(yōu)先編碼輸出端GS＝０時，表示電路處于正常編碼且又有編碼信號輸入時的狀態(tài)。第2頁74LS148優(yōu)先編碼器真值表輸入輸出1000000000××××××××11111111×××××××0××××××01×××××011××××0111×××01111××011111×01111110111111111111100000101001110010111011111100101010101010101I0I2I1I3I5I4I7I6SY2Y0OEGSY1第2頁利用使能端的作用，可以用兩塊74LS148擴展為16線—4線優(yōu)先編碼器。74LS148優(yōu)先編碼器的擴展應用當高位芯片的使能輸入端為“0”時，允許對I8～I15編碼，當高位芯片有編碼信號輸入時，OE為1，它控制低位芯片處于禁止狀態(tài)；若當高位芯片無編碼信號輸入時，OE為0，低位芯片處于編碼狀態(tài)。高位芯片的GS端作為輸出信號的高位端，輸出信號的低三位由兩塊芯片的輸出端對應位相“與”后得到。在有編碼信號輸入時，兩塊芯片只能有一塊工作于編碼狀態(tài)，輸出也是低電平有效，相“與”后就可以得到相應的編碼輸出信號。第2頁74LS14874LS148&&&&GSY3Y2Y0Y1OE

譯碼顯示電路譯碼器是一個多輸入、多輸出的組合邏輯電路。它的作用是把機器識別的、給定的二進制代碼“翻譯”成為人們識別的特定信息，使其輸出端具有某種特定的狀態(tài)，并且在輸出通道中相應的一路有信號輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配、存儲器尋址和組合控制信號等。譯碼器可分為變量譯碼器、代碼變換譯碼器和顯示譯碼器。我們主要介紹變量譯碼器和顯示譯碼器的外部工作特性和應用。9.4.1變量譯碼器9.4.2顯示譯碼器第2頁變量譯碼器變量譯碼器的輸入、輸出端數(shù)的關系是：當有n個輸入端，就有2n個輸出端。而每一個輸出所代表的函數(shù)對應于n個輸入變量的最小項。常見的變量譯碼器有74LS138（3線—8線譯碼器），74LS154（4線—16線譯碼器），74LS131（帶鎖存的3線—8線譯碼器）等。1234567816151413121110974LS138由74LS138芯片的管腳排列圖可以看出，它是一個有16個管腳的數(shù)字集成電路，除電源、“地”兩個端子外，還有三個輸入端A2、A1、A0，八個輸出端Y0～Y7，三個使能端Ｇ1、G2A、G2B。74LS138譯碼器輸入：3位二進制代碼輸出：8個互斥的信號第2頁74LS138譯碼器真值表輸入輸出

×10×1010101010101010××××××000001010011100101110111

111111111111111111011111111101111111110111111111011111111101111111110111111111011111111101111111110G2AA2G2BY3Y5Y4A0A1G1Y2Y0Y7Y6Y1第2頁74LS138譯碼器的功能擴展用兩片74LS138可以構(gòu)成4線—16線譯碼器，連接方法如下圖示：

A3、A2、A1、A0為擴展后電路的信號輸入端，Y15～Y0為輸出端。當輸入信號最高位A3＝０時，高位芯片被禁止，Y15～Y8輸出全部為“1”，低位芯片被選中，低電平“0”輸出端由A2、A1、A0決定。A3＝1時，低位芯片被禁止，Y7～Y0輸出全部為“1”，高位芯片被選中，低電平“0”輸出端由A2、A1、A0決定。第2頁74LS138（低位）A074LS138（高位）A1A2“1”A3邏輯函數(shù)F＝AB＋BC＋AC

的最小項為：74LS138譯碼器可實現(xiàn)邏輯函數(shù)CB“1”A74LS138&F用74LS138還可以實現(xiàn)三變量或兩變量的邏輯函數(shù)。因為變量譯碼器的每一個輸出端的低電平都與輸入邏輯變量的一個最小項相對應，所以當我們將邏輯函數(shù)變換為最小項表達式時，只要從相應的輸出端取出信號，送入與非門的輸入端，與非門的輸出信號就是要求的邏輯函數(shù)。例：利用74LS138實現(xiàn)邏輯函數(shù)F＝AB＋BC＋AC

解：F＝AB＋BC＋AC

＝ABC＋ABC＋ABC＋ABC

＋ABC

＋ABC

＝∑m( 1,2,3,4,5,6)構(gòu)成的邏輯電路圖第2頁顯示譯碼器用來驅(qū)動各種顯示器件，從而將用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。數(shù)碼顯示器是常用的顯示器件之一。1.數(shù)碼顯示器第2頁第2頁b=c=f=g=1，a=d=e=0時c=d=e=f=g=1，a=b=0時共陰極數(shù)碼顯示管第2頁共陰極數(shù)碼顯示器真值表第2頁2.七段顯示譯碼器七段顯示譯碼器是用來與數(shù)碼管相配合、把以二進制BCD碼表示的數(shù)字信號轉(zhuǎn)換為數(shù)碼管所需的輸入信號。常用的七段顯示譯碼器型號有：

74LS46、74LS47、74LS48、74LS49等。下面通過對74LS48的分析，了解這一類集成邏輯器件的功能和使用方法。74LS4812345678161514131211109BI/RBO74LS48管腳排列圖：第2頁74LS48功能真值表000000011111×1000111111101×1100101111011×1010001111001×1001100110111×1000110110101×1111001110011×1111111110001×1111000001111×1001111101101×1101101101011×1011001101001×1111100100111×1110110100101×1011000000011×111111100000111000000000000010000000××××0××1111111××××1×0功能顯示abcdefgA3A2A1A0BI/RBORBILT試燈熄滅滅0顯示0顯示1顯示2顯示3顯示4顯示5顯示6顯示顯示9顯示8顯示7無顯示顯示顯示顯示顯示第2頁9.5數(shù)值比較器和數(shù)據(jù)選擇器在一些數(shù)字電子設備中，經(jīng)常需要對兩個數(shù)字進行比較，根據(jù)比較的結(jié)果決定下一步的操作。具有這種功能的電路，稱為數(shù)值比較器。9.5.1一位數(shù)值比較器當對兩個一位二進制數(shù)A、B進行比較時，數(shù)值比較器的比較結(jié)果有三種情況，A＜B、A＝B和A＞B。其比較關系見下表：ABYA<BYA=BYA>B00010011001000111010YA<B=ABYA>B=ABYA=B=AB+AB=AB+AB9.5.2集成比較器9.5.3數(shù)據(jù)選擇器第2頁由輸出輸入之間的關系YA<B=ABYA>B=ABYA=B=AB+AB=AB+AB據(jù)上述關系式可畫出一位數(shù)值比較器的邏輯電路圖如下:1A1B&&≥1YA<BYA=BYA>B第2頁74LS85

B3116UCCA＜B215A3A＝B314B2A＞B413A2YA＞B

512A1YA＝B

611B1YA＜B

710A0GND89B09.5.2集成比較器在進行多位數(shù)值的比較時，先比較兩個數(shù)值的最高位，當其不相等時，即可得到比較結(jié)果。當其相等時，再進行次高位的比較，不相等時，即得到比較結(jié)果。相等時，再進行下一位比較，……。直到得出比較結(jié)果。常用的比較器型號有74LS85（4位數(shù)值比較器），74LS521（8位數(shù)值比較器），74LS518（8位數(shù)值比較器，OC輸出）等。下面通過對74LS85的分析，了解這一類集成邏輯器件的使用方法。74LS85是一個16腳的集成邏輯器件，它的管腳排列見左圖。除了兩個四位二進制數(shù)的輸入端和三個比較結(jié)果的輸出端外，增加了三個低位的比較結(jié)果的輸入端，用作比較器“擴展”比較位數(shù)。74LS85的輸入和輸出均為高電平有效。兩個74LS85芯片構(gòu)成八位數(shù)值比較器時，可將低位的輸出端和高位的比較輸入端對應相連，高位芯片的輸出端作為整個八位比較器的比較結(jié)果輸出端。第2頁邏輯表達式9.5.3數(shù)據(jù)選擇器在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，稱為數(shù)據(jù)選擇器，也叫做多路開關。D04選1數(shù)據(jù)選擇器D1D2D3YA1A0下圖所示4選1數(shù)據(jù)選擇器，其輸入信號的四路數(shù)據(jù)通常用D0、D1、D2、D3來表示；兩個地址選擇控制信號分別用A1、A0表示；輸出信號用Y表示，Y可以是4路輸入數(shù)據(jù)中的任意一路，由地址選擇控制信號A1、A0來決定。當A1A0=00時，Y=D0；A1A0=01時，Y=D1；A1A0=10時，Y=D2；A1A0=11時，Y=D3。見下面真值表。輸入數(shù)據(jù)地址變量第2頁4選1數(shù)據(jù)選擇器對應的邏輯電路圖如下：A0A1D0D1D2D3Y11&≥1&&&集成數(shù)據(jù)選擇器的規(guī)格較多，常用的數(shù)據(jù)選擇器型號有74LS151、CT4138八選一數(shù)據(jù)選擇器，74LS153、CT1153雙四選一數(shù)據(jù)選擇器，74LS150十六選一數(shù)據(jù)選擇器等。集成數(shù)據(jù)選擇器的管腳排列圖及真值表均可在電子手冊上查找到，關鍵是要能夠看懂真值表，理解其邏輯功能，正確選用型號。第2頁討論題編碼器在數(shù)字電路中的作用是什么？編碼器的輸入是二進制數(shù)還是特定信息？3線-8線編碼器的輸入有幾個？數(shù)據(jù)選擇器的輸出端Y由電路中的什么信號來控制？何謂譯碼器？譯碼器的輸入和輸出哪個是二進制數(shù)？哪個是特定信息？用74LS85比較2個三位二進制數(shù)時，各輸入端如何連接？構(gòu)成組合邏輯電路的基本單元是什么？三變量有幾個最小項？由最小項構(gòu)成的方塊圖稱為什么？多看、多練、多思考第2頁根據(jù)上述觸發(fā)器的特征可知，觸發(fā)器可以記憶1位二值信號。根據(jù)邏輯功能的不同，觸發(fā)器可以分為基本的RS觸發(fā)器、時鐘控制的RS觸發(fā)器、JK觸發(fā)器、

D觸發(fā)器、T和T′觸發(fā)器；按照觸發(fā)方式的不同，又可分為電位觸發(fā)器和邊沿觸發(fā)器。9.6

觸發(fā)器