微機(jī)原理第6章

6.1概述第6章主存儲(chǔ)器存儲(chǔ)器芯片在標(biāo)定存儲(chǔ)器容量時(shí)，經(jīng)常同時(shí)標(biāo)出存儲(chǔ)單元的數(shù)目和每個(gè)存儲(chǔ)單元的位數(shù)，因此有 存儲(chǔ)器芯片容量=單元數(shù)×位數(shù)如Intel2114芯片容量為1K×4位/片，Intel6264為8K×8位/片。6.2隨機(jī)存儲(chǔ)器(RAM)6.2.1靜態(tài)RAM常用的典型SRAM芯片有6116、6264、62256、628128等。6116芯片的容量為2K×8bit，有2048個(gè)存儲(chǔ)單元，需11根地址線?？刂凭€有三條，片選CS、輸出允許OE和讀寫控制WE。A71A62A53A44A35A26A17A08D09D110D211GND12242322212019181716151413VCCA8A9WEOEA10CSD7D6D5D4D3

Intel6116存儲(chǔ)器芯片的工作過程如下：讀出時(shí)，地址輸入線A10～A0送來的地址信號(hào)，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元(其中有8個(gè)存儲(chǔ)位)，由CS、OE、WE構(gòu)成讀出邏輯(CS=0，OE=0，WE=1)，被選中單元的8位數(shù)據(jù)送到D7～D0輸出。寫入時(shí)，CS=0，OE=1，WE=0，從D7～D0端輸入的數(shù)據(jù)寫到存儲(chǔ)單元的8個(gè)存儲(chǔ)位中。當(dāng)CS=1時(shí)，沒有讀寫操作。

典型EPROM芯片介紹

EPROM芯片有多種型號(hào)，如2716(2K×8bit)、2732(4K×8bit)、2764(8K×8bit)、27128(16K×8bit)、27256(32K×8bit)等。下面以2764A為例，介紹EPROM的性能和工作方式。

Intel2764A有13條地址線，8條數(shù)據(jù)線，2個(gè)電壓輸入端VCC和VPP，一個(gè)片選端CE(功能同CS)，此外還有輸出允許OE和編程控制端PGM。6.3只讀存儲(chǔ)器(ROM)圖6.112764A功能框圖

1)讀方式讀方式是2764A通常使用的方式，此時(shí)兩個(gè)電源引腳VCC和VPP都接至+5V。

PGM＝1，CE＝0、OE＝0。

2)備用方式

CE為高電平，沒有選中芯片，輸出端為高阻態(tài)。

3)編程方式這時(shí)，VPP接+12.5V，VCC仍接+5V。

CE＝0，輸出允許信號(hào)OE＝1。每寫一個(gè)地址單元，都必須在PGM引腳端給一個(gè)低電平。RAM、ROM的共同特點(diǎn)：都有功能相當(dāng)于CS片選信號(hào)的引腳；都有功能相當(dāng)于讀信號(hào)RD和寫信號(hào)WR的輸入引腳。這些共同點(diǎn)說明，總線與存儲(chǔ)器連接時(shí)，無論是RAM或ROM，只要把地址線、數(shù)據(jù)線、CS、RD、WR與總線接起來就可以使用。

1.地址譯碼器74LS138

譯碼器74LS138的工作條件是G1=1，G2A=0，G2B=0，譯碼輸入端為C、B、A，故輸出有八種狀態(tài)，因規(guī)定CS低電平選中存儲(chǔ)器，故譯碼器輸出也是低電平有效。6.4CPU與存儲(chǔ)器的連接表6-574LS138譯碼器真值表

G1

CBA譯碼輸出100000=0，其余為1100001=0，其余為1100010=0，其余為1100011=0，其余為1100100=0，其余為1100101=0，其余為1100110=0，其余為1100111=0，其余為1不是上述情況×××～全為16.6存儲(chǔ)器的擴(kuò)展及其控制6.6.1主存儲(chǔ)器容量的擴(kuò)展要組成一個(gè)主存，首先要考慮選片的問題，然后就是如何把芯片連接起來的問題。根據(jù)存儲(chǔ)器所要求的容量和選定的存儲(chǔ)芯片的容量，可以計(jì)算出總的芯片數(shù)，即例如：存儲(chǔ)器容量為8K?×?8位，若選用1K?×?4位的存儲(chǔ)芯片，則需要：

1.位擴(kuò)展位擴(kuò)展：只擴(kuò)展位數(shù)(加大字長(zhǎng)，增加數(shù)據(jù)線)，字?jǐn)?shù)不變。位擴(kuò)展的連接方式是將各存儲(chǔ)芯片的地址線、片選線和讀寫線相應(yīng)地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨(dú)列出。如用16K?×?1的SRAM芯片組成16K?×?8的存儲(chǔ)器，所需芯片數(shù)為分析：原SRAM有14條地址線，1條數(shù)據(jù)線； 目標(biāo)為14條地址線，8條數(shù)據(jù)線。圖6.23位擴(kuò)展連接舉例完成擴(kuò)展后的芯片組和連接線在使用時(shí)可看成一個(gè)整體，即把它們理解為一片新的大“芯片”

2.字?jǐn)U展字?jǐn)U展：僅擴(kuò)展字?jǐn)?shù)（增加地址線），而位數(shù)不變。字?jǐn)U展將芯片的地址線、數(shù)據(jù)線、讀寫線并聯(lián)，由各存儲(chǔ)芯片的片選信號(hào)組合成新增的地址線。如用16K×8的SRAM組成64K×8的存儲(chǔ)器，所需芯片數(shù)為分析：原SRAM有14條地址線，8條數(shù)據(jù)線； 目標(biāo)為16條地址線，8條數(shù)據(jù)線。

4個(gè)芯片的地址線A13～A0、數(shù)據(jù)線D7～D0及讀寫控制信號(hào)都是同名信號(hào)并聯(lián)在一起。由地址譯碼器產(chǎn)生新增的高位地址線A15、A14以及四個(gè)片選信號(hào)。完成擴(kuò)展后理解為一片新的大“芯片”A15A14=00，選中第一片；A15A14=01，選中第二片；……4個(gè)芯片的地址分配如下：第一片最低地址00000000

00000000B 0000H

最高地址0011111111111111B 3FFFH第二片最低地址0100000000000000B 4000H

最高地址0111111111111111B 7FFFH第三片最低地址1000000000000000B 8000H

最高地址1011111111111111B BFFFH第四片最低地址1100000000000000B C000H

最高地址11111111

11111111B FFFFH

3.字和位同時(shí)擴(kuò)展當(dāng)構(gòu)成一個(gè)容量較大的存儲(chǔ)器時(shí)，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時(shí)擴(kuò)展，這將是前兩種擴(kuò)展的組合。先進(jìn)行位擴(kuò)展，擴(kuò)展完畢后把芯片組看成字?jǐn)U展的基本芯片單元，再進(jìn)行字?jǐn)U展。例如16K×1擴(kuò)展為64K×8，先進(jìn)行位擴(kuò)展為16K×8，然后再字?jǐn)U展為64K×8。注意：字/位擴(kuò)展都是為了增大存儲(chǔ)器容量，而圖2.6分奇/偶地址的連接方式并不是字/位擴(kuò)展。習(xí)題6

6.1利用全地址譯碼將6264芯片接在8088的系統(tǒng)總線上，其所占地址范圍為BE000H～BFFFFH，試畫連接圖。

6.2試?yán)?264芯片，在8088系統(tǒng)總線上實(shí)現(xiàn)00000H～03FFFH的內(nèi)存區(qū)域，試畫連接電路圖。

6.3