數(shù)電課件第二篇第4章(12-1)

集成電子技術(shù)基礎(chǔ)教程2003~2004學(xué)年第1學(xué)期自動(dòng)化(控制系)0101~0103班第二篇數(shù)字電路和系統(tǒng)第四章集成觸發(fā)器和時(shí)序邏輯電路2.4.8用PLD器件設(shè)計(jì)時(shí)序邏輯電路在第三章時(shí)，已介紹過(guò)PLD器件，那時(shí)是用可編程的“與”陣列和“或”陣列實(shí)現(xiàn)各種組合邏輯電路。時(shí)序電路的核心器件為寄存器。當(dāng)用PLD設(shè)計(jì)時(shí)序邏輯電路時(shí)，必須選用包含寄存器的PLD器件。在低密度PLD的基本結(jié)構(gòu)中，寄存器主要設(shè)置在輸出電路中，通常稱(chēng)包含寄存器的低密度PLD器件為時(shí)序型PLD器件。應(yīng)用最廣泛的低密度時(shí)序型PLD器件為GAL器件。一、通用陣列邏輯器件GALGAL16V8

器件電路圖GAL16V8器件特點(diǎn)GAL器件和PAL器件一樣也是由可編程的與陣列和固定的或陣列構(gòu)成。每個(gè)輸出端采用了可編程的邏輯宏單元OLMC(OutputLogicMicroCell)。GAL16V8器件的與陣列中有8個(gè)專(zhuān)用輸入變量，8個(gè)反饋?zhàn)兞?，共?4個(gè)與項(xiàng)構(gòu)成。輸出由8個(gè)OLMC單元構(gòu)成，進(jìn)入每個(gè)OLMC單元的乘積項(xiàng)為8個(gè)，相應(yīng)的或陣列有8個(gè)，每個(gè)或陣列的規(guī)模為8個(gè)與項(xiàng)。1腳和11腳直接進(jìn)入OLMC單元用于配置OLMC單元的結(jié)構(gòu)OLMC單元的結(jié)構(gòu)三態(tài)選擇器輸出選擇器反饋選擇器乘積選擇器OLMC的工作模式有5種，在結(jié)構(gòu)控制字中主要由可編程系數(shù)SYN（對(duì)OLMC單元12和單元19而言）、AC0、AC1（n）、AC1（m）和XOR（n）的狀態(tài)決定。①專(zhuān)用輸入方式結(jié)構(gòu)：SYN=1，AC0=0，AC1=1輸出三態(tài)門(mén)輸出高阻態(tài)，I/O只能作為輸入使用，作為送到相鄰的輸入信號(hào)。②專(zhuān)用組合型輸出結(jié)構(gòu)：SYN=1，AC0=0，AC1=0此時(shí)輸出三態(tài)門(mén)為選通狀態(tài)，電路為一個(gè)組合輸出電路。XOR=0，輸出為低電平有效；XOR=1，輸出高電平有效。輸出三態(tài)門(mén)由第一乘積項(xiàng)選通，輸出信號(hào)同時(shí)反饋到“與”邏輯陣列的輸入線上。③反饋組合型輸出結(jié)構(gòu)：SYN=1，AC0=1，AC1=1④寄存器輸出結(jié)構(gòu)：SYN=0，AC0=1，AC1=0異或門(mén)輸出經(jīng)過(guò)D觸發(fā)器輸出，其中反饋至“與”陣作為輸入。⑤乘積項(xiàng)控制輸出組合型結(jié)構(gòu)：SYN=0，AC0=1，AC1=1GAL器件具有靈活的輸出電路結(jié)構(gòu)。在實(shí)際應(yīng)用中，開(kāi)發(fā)軟件會(huì)根據(jù)用戶(hù)的要求自動(dòng)配置。因此，時(shí)序型的GAL器件也完全能代替組合型的PAL器件。此時(shí)異或門(mén)輸出不經(jīng)過(guò)觸發(fā)器，而是直接送到輸出端。二、用PLD器件實(shí)現(xiàn)時(shí)序邏輯電路【例2.4.6】試用GAL16V8設(shè)計(jì)一個(gè)具有同步清零、同步置數(shù)和保持功能的8421編碼的十進(jìn)制可逆計(jì)數(shù)器。解：待設(shè)計(jì)的8421BCD碼十進(jìn)制可逆計(jì)數(shù)器框圖和功能表為：ABCDABCD11↑8421碼減計(jì)數(shù)xxxx01↑8421碼加計(jì)數(shù)xxxx10↑0000xxxx00↑Q0Q1Q2Q3ABCDS0S1CLK輸出輸入該計(jì)數(shù)器的ABEL語(yǔ)言如下：MODULE

ICCNT"定義模塊CLKPIN；"管腳定義S1，S0，D3，D2，D1，D0PIN；Q3，Q2，Q1，Q0PIN

ISTYPE‘REG’；Q=[Q3，Q2，Q1，Q0]；"定義集合MODE=[S1，S0]"模式控制CLR=[0，0]；"同步清“0”UP=[0，1]；"8421十進(jìn)制加法計(jì)數(shù)DOWN=[1，0]；"8421十進(jìn)制減法計(jì)數(shù)LOAD=[1，1]；"同步置數(shù)D=[D3，D2，D1，D0]；"定義集合EQUATIONS"采用邏輯方程描述邏輯功能Q.CLK=CLK;QC=Q3&Q0;"進(jìn)位輸出QB=!Q3&!Q2&!Q1&!Q0;"借位輸出WHEN（MODE=LOAD）THENQ:=D；"同步置數(shù)WHEN（MODE=CLR）THENQ:=0；"同步清零WHEN（MODE=UP）&(Q<9)THENQ:=Q+1;"同步十進(jìn)加計(jì)數(shù)WHEN（MODE=UP）&(Q>=9)THENQ:=0；WHEN（MODE=DOWN）&(Q>0)THENQ:=Q-1;"同步十進(jìn)減計(jì)數(shù)WHEN（MODE=DOWN）&(Q=0)THENQ:=9；TEST—VECTORS[CLK，MODE，D]->[QC,QB,Q];[.C.,CLK,.X.]->[0,1,0]"清零測(cè)試@REPEAT10{[.C.,UP,.X.]->[.X.,.X.,.X.];}"加計(jì)數(shù)[.C.,LOAD,8]->[0,0,8]"同步置數(shù)測(cè)試@REPEAT4{[.C.,DOWN,.X.]->[.X.,.X.,.X.];}"減計(jì)數(shù)測(cè)試END將該ABEL語(yǔ)言編譯仿真后，其波形如圖。【例2.4.7】用GAL16V8設(shè)計(jì)一個(gè)111序列脈沖檢測(cè)器解：先定義序列脈沖檢測(cè)器可能出現(xiàn)的狀態(tài)：S0：初始狀態(tài)，或CLK邊沿時(shí)輸入X為邏輯“0”；S1：在時(shí)鐘邊沿檢測(cè)到輸入X值為“1”；S2：在時(shí)鐘邊沿2次連續(xù)檢測(cè)到輸入X值為“1”；S3：在時(shí)鐘邊沿3次或以上檢測(cè)到輸入X值為“1”；111序列脈沖檢測(cè)器狀態(tài)轉(zhuǎn)移圖

111序列脈沖發(fā)生器的ABEL-HDL語(yǔ)言描述MODULESEQUENCE "定義模塊名CLK PIN; "定義輸入/輸出信號(hào)X PIN;Y PIN;Q1,Q0NODEISTYPE'REG';

"定義中間信號(hào)Q=[Q1,Q0]; "定義集合S0=[0,0];S1=[0,1];S2=[1,0];S3=[1,1];

EQUATIONS

"方程描述Q.CLK=CLK; "觸發(fā)器的點(diǎn)擴(kuò)展Y=Q1&Q0; "MOORE型輸出STATE_DIAGRAM

Q "邏輯功能的狀態(tài)描述STATES0: IFXTHENS1ELSES0;STATES1: IFXTHENS2ELSES0;STATES2: IFXTHENS3ELSES0;STATES3: IFXTHENS3ELSES0;TEST_VECTORS([CLK,X]->Y)"測(cè)試邏輯功能 [.C.,0]->.X.;[.C.,1]->.X.;