第四章 存儲(chǔ)器

半導(dǎo)體存儲(chǔ)器及其接口第4章本章主要內(nèi)容半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)16位和32位系統(tǒng)中的內(nèi)存儲(chǔ)器接口1、概述

微機(jī)系統(tǒng)中，整個(gè)存儲(chǔ)器體系采用層次化結(jié)構(gòu)。CPU寄存器組

Cache內(nèi)部存儲(chǔ)器(DRAMSRAM)輔助存儲(chǔ)器(軟盤(pán)、硬盤(pán)、光盤(pán)）片內(nèi)片外CPU芯片中主機(jī)系統(tǒng)中外部設(shè)備一、半導(dǎo)體存儲(chǔ)器（1）、三個(gè)主要參數(shù)容量：一定容量的存儲(chǔ)器由多塊芯片構(gòu)成為適應(yīng)不同字長(zhǎng)計(jì)算機(jī)的需要，存儲(chǔ)芯片的單元寬度可能不同，通常表示為：

芯片容量=單元數(shù)×單元寬度盡管微機(jī)字長(zhǎng)已達(dá)64位，但所有存儲(chǔ)器仍以字節(jié)為組織單位例如：Intel2114容量為1k4位/片一、半導(dǎo)體存儲(chǔ)器速度：從CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器給出有效數(shù)據(jù)所需要的時(shí)間芯片的存取速度最好與CPU時(shí)序相匹配?？煽啃杂闷骄收祥g隔時(shí)間MTBF來(lái)衡量1、概述（1）、三個(gè)主要參數(shù)一、半導(dǎo)體存儲(chǔ)器（2）.存儲(chǔ)芯片的內(nèi)部結(jié)構(gòu)地址寄存地址譯碼存儲(chǔ)體控制電路AB數(shù)據(jù)寄存讀寫(xiě)電路DBOEWECS①存儲(chǔ)體存儲(chǔ)器芯片的主要部分，用來(lái)存儲(chǔ)信息②地址譯碼電路根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元③片選和讀寫(xiě)控制邏輯選中存儲(chǔ)芯片，控制讀寫(xiě)操作一、半導(dǎo)體存儲(chǔ)器①存儲(chǔ)體每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量＝2M×N＝存儲(chǔ)單元數(shù)×存儲(chǔ)單元的位數(shù)

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)

一、概述②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu)一、半導(dǎo)體存儲(chǔ)器③片選和讀寫(xiě)控制邏輯片選端CS*或CE*有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫(xiě)操作輸出OE*控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出該控制端對(duì)應(yīng)系統(tǒng)的讀控制線寫(xiě)WE*控制寫(xiě)操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中該控制端對(duì)應(yīng)系統(tǒng)的寫(xiě)控制線一、半導(dǎo)體存儲(chǔ)器3、存儲(chǔ)器基本分類(lèi)

按使用方式：內(nèi)存：由CPU通過(guò)AB直接尋址容量小、速度快常用于存儲(chǔ)工作程序及數(shù)據(jù)一般所講的存儲(chǔ)器即指內(nèi)存外存：由CPU當(dāng)作外設(shè)處理容量大、速度慢常用于存儲(chǔ)備用程序及數(shù)據(jù)，如硬、光盤(pán)等高速緩存：CACHE容量很小、速度很快常用于存儲(chǔ)頻繁使用的程序或數(shù)據(jù)一、半導(dǎo)體存儲(chǔ)器按使用功能：RAM：RandomAccessMemory可讀寫(xiě)、易失性用于存放經(jīng)常變化的數(shù)據(jù)及動(dòng)態(tài)加載的程序，如PC機(jī)的內(nèi)存條又分靜態(tài)SRAM、動(dòng)態(tài)DRAM二類(lèi)ROM：ReadOnlyMemory只讀、非易失性用于存放固定不變的信息，如BIOS、監(jiān)控程序等又分掩膜ROM、PROM、EPROM、EEPROM、FLASH等多種類(lèi)型

一、半導(dǎo)體存儲(chǔ)器按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分：磁芯存儲(chǔ)器半導(dǎo)體存儲(chǔ)器光電存儲(chǔ)器磁表面存儲(chǔ)器光盤(pán)存儲(chǔ)器雙極型：由TTL電路制成的存儲(chǔ)器單極型：用MOS電路制成的存儲(chǔ)器一、半導(dǎo)體存儲(chǔ)器2、隨機(jī)存取存儲(chǔ)器靜態(tài)RAMSRAM2114SRAM6264動(dòng)態(tài)RAMDRAM4116DRAM2164一、半導(dǎo)體存儲(chǔ)器1、靜態(tài)RAMSRAM的基本存儲(chǔ)單元是觸發(fā)器電路每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣SRAM一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣：每個(gè)存儲(chǔ)單元存放多位（4、8、16等）每個(gè)存儲(chǔ)單元具有一個(gè)地址一、半導(dǎo)體存儲(chǔ)器靜態(tài)基本存儲(chǔ)電路：以觸發(fā)器為基礎(chǔ)狀態(tài)穩(wěn)定，只要不掉電，就能保持信息由6個(gè)半導(dǎo)體管構(gòu)成，1.雙穩(wěn)態(tài)觸發(fā)器2.寫(xiě)數(shù)據(jù)T5、T6：控制管(1)選擇線高電平(2)I/O=1，I/O=0則A=B=10則T5、T6：導(dǎo)通六管靜態(tài)RAM存儲(chǔ)電路2、隨機(jī)存取存儲(chǔ)器靜態(tài)基本存儲(chǔ)電路：以觸發(fā)器為基礎(chǔ)狀態(tài)穩(wěn)定，只要不掉電，就能保持信息由6個(gè)半導(dǎo)體管構(gòu)成，六管靜態(tài)RAM存儲(chǔ)電路1.雙穩(wěn)態(tài)觸發(fā)器2.寫(xiě)數(shù)據(jù)3.讀數(shù)據(jù)(1)選擇線高電平則T5、T6：導(dǎo)通(2)I/OA，I/OB2、隨機(jī)存取存儲(chǔ)器SRAM芯片2114存儲(chǔ)容量為1024×418個(gè)引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1片選CS*讀寫(xiě)WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能RAM典型產(chǎn)品介紹2、隨機(jī)存取存儲(chǔ)器SRAM2114的讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUTWECSTA讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間2、隨機(jī)存取存儲(chǔ)器SRAM2114的寫(xiě)周期TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT

DINTDWTDHWECSTW寫(xiě)入時(shí)間從寫(xiě)入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫(xiě)信號(hào)有效時(shí)間TWC寫(xiě)入周期兩次寫(xiě)入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間2、隨機(jī)存取存儲(chǔ)器SRAM芯片6264存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CS1*、CS2讀寫(xiě)WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716152、隨機(jī)存取存儲(chǔ)器2、動(dòng)態(tài)RAMDRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容必須配備“讀出再生放大電路”進(jìn)行刷新每次同時(shí)對(duì)一行的存儲(chǔ)單元進(jìn)行刷新每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣DRAM一般采用“位結(jié)構(gòu)”存儲(chǔ)體：每個(gè)存儲(chǔ)單元存放一位需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址2、隨機(jī)存取存儲(chǔ)器動(dòng)態(tài)基本存儲(chǔ)電路：以電容為基礎(chǔ)

因電容漏電,為保持信息不變，需定時(shí)刷新可由1個(gè)半導(dǎo)體管構(gòu)成單管動(dòng)態(tài)存儲(chǔ)電路2.電容漏電現(xiàn)象：刷新3.寫(xiě)數(shù)據(jù)(1)行、列選擇線高電平(2)數(shù)據(jù)輸入/輸出線高電平電容C充電，為高電平。(3)數(shù)據(jù)輸入/輸出線低電平電容C放電，為低電平。1.信息存放：電容C2、隨機(jī)存取存儲(chǔ)器動(dòng)態(tài)基本存儲(chǔ)電路：以電容為基礎(chǔ)

因電容漏電,為保持信息不變，需定時(shí)刷新可由1個(gè)半導(dǎo)體管構(gòu)成單管動(dòng)態(tài)存儲(chǔ)電路1.信息存放：電容C2.電容漏電現(xiàn)象：刷新3.寫(xiě)數(shù)據(jù)4.讀數(shù)據(jù)(1)行、列選擇線高電平(2)電容C上的信息輸出至數(shù)據(jù)輸入/輸出線。2、隨機(jī)存取存儲(chǔ)器DRAM芯片4116存儲(chǔ)容量為16K×116個(gè)引腳：7根地址線A6～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫(xiě)控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC123456781615141312111092、隨機(jī)存取存儲(chǔ)器DRAM4116的讀周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRAS存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開(kāi)始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址，CAS*相當(dāng)于片選信號(hào)讀寫(xiě)信號(hào)WE*讀有效數(shù)據(jù)從DOUT引腳輸出2、隨機(jī)存取存儲(chǔ)器DRAM4116的寫(xiě)周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開(kāi)始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址讀寫(xiě)信號(hào)WE*寫(xiě)有效數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元2、隨機(jī)存取存儲(chǔ)器DRAM4116的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRAS采用“僅行地址有效”方法刷新行地址選通RAS*有效，傳送行地址列地址選通CAS*無(wú)效，沒(méi)有列地址芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新沒(méi)有數(shù)據(jù)輸入輸出存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新DRAM必須每隔固定時(shí)間就刷新2、隨機(jī)存取存儲(chǔ)器DRAM芯片2164存儲(chǔ)容量為64K×116個(gè)引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫(xiě)控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A7123456781615141312111092、隨機(jī)存取存儲(chǔ)器SRAM與DRAM的比較：

容量、速度：成本、功耗：用途：SRAM常用作緩存DRAM則用作主存使用：SRAM較簡(jiǎn)單DRAM較復(fù)雜：必須處理刷新的問(wèn)題

2、隨機(jī)存取存儲(chǔ)器EPROMEPROM2716EPROM2764EEPROMEEPROM2717AEEPROM2864A3、只讀存儲(chǔ)器一、半導(dǎo)體存儲(chǔ)器1、EPROM頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原有信息一般使用專(zhuān)門(mén)的編程器（燒寫(xiě)器）進(jìn)行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1編程就是將某些單元寫(xiě)入信息03、只讀存儲(chǔ)器EPROM芯片2716存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀寫(xiě)OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss3、只讀存儲(chǔ)器EPROM芯片2764存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫(xiě)OE*編程電壓VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716153、只讀存儲(chǔ)器EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖3、只讀存儲(chǔ)器2、EEPROM用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中）擦寫(xiě)（擦除和編程一次完成）有字節(jié)擦寫(xiě)、塊擦寫(xiě)和整片擦寫(xiě)方法并行EEPROM：多位同時(shí)進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線3、只讀存儲(chǔ)器EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫(xiě)OE*、WE*狀態(tài)輸出RDY/BUSY*功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O3123456789101112131428272625242322212019181716153、只讀存儲(chǔ)器EEPROM芯片2864A存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫(xiě)OE*、WE*功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272625242322212019181716153、只讀存儲(chǔ)器二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口（一）、存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的地址線存儲(chǔ)芯片的片選端存儲(chǔ)芯片的讀寫(xiě)控制線二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)1、存儲(chǔ)芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問(wèn)到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個(gè)芯片中訪問(wèn)到8位數(shù)據(jù)利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這個(gè)擴(kuò)充方式簡(jiǎn)稱(chēng)“位擴(kuò)充”二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)位擴(kuò)充2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應(yīng)被看作是一個(gè)整體常被稱(chēng)為“芯片組”進(jìn)行位擴(kuò)展時(shí)，模塊中所有芯片的地址線和控制線互連形成整個(gè)模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴(kuò)展）形成整個(gè)模塊的數(shù)據(jù)線（8bit寬度）。

二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)2、存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱(chēng)為“片內(nèi)譯碼”二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)片內(nèi)譯碼A9～A0存儲(chǔ)芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范圍（16進(jìn)制）A9～A0二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)3、存儲(chǔ)芯片片選端的譯碼存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量也就是擴(kuò)充了存儲(chǔ)器地址范圍進(jìn)行“地址擴(kuò)充”，需要利用存儲(chǔ)芯片的片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址這個(gè)尋址方法，主要通過(guò)將存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來(lái)實(shí)現(xiàn)這種擴(kuò)充簡(jiǎn)稱(chēng)為“地址擴(kuò)充”或“字?jǐn)U充”二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000

進(jìn)行字?jǐn)U展時(shí)，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互連形成整個(gè)模塊的低位地址線、控制線和數(shù)據(jù)線

，CPU的高位地址線（擴(kuò)展的字線）被用來(lái)譯碼以形成對(duì)各個(gè)芯片的選擇線——片選線。

二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)片選端常有效A19～A15 A14～A0 全0～全1D7～D027256EPROMA14～A0CE令芯片（組）的片選端常有效不與系統(tǒng)的高位地址線發(fā)生聯(lián)系芯片（組）總處在被選中的狀態(tài)雖簡(jiǎn)單易行、但無(wú)法再進(jìn)行地址擴(kuò)充，會(huì)出現(xiàn)“地址重復(fù)”二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)地址重復(fù)一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象原因：有些高位地址線沒(méi)有用、可任意使用地址：出現(xiàn)地址重復(fù)時(shí)，常選取其中既好用、又不沖突的一個(gè)“可用地址”例如：00000H～07FFFH選取的原則：高位地址全為0的地址高位地址譯碼才更好二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)⑴譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過(guò)程譯碼電路可以使用門(mén)電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS154二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)⑵全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A13⑶部分譯碼只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址可簡(jiǎn)化譯碼電路的設(shè)計(jì)但系統(tǒng)的部分地址空間將被浪費(fèi)二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)⑷線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi)必然會(huì)出現(xiàn)地址重復(fù)一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECE切記：

A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)片選端譯碼小結(jié)存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的IO/M*信號(hào)）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）對(duì)一些存儲(chǔ)芯片通過(guò)片選無(wú)效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)4、存儲(chǔ)芯片的讀寫(xiě)控制芯片OE*與系統(tǒng)的讀命令線相連當(dāng)芯片被選中、且讀命令有效時(shí)，存儲(chǔ)芯片將開(kāi)放并驅(qū)動(dòng)數(shù)據(jù)到總線芯片WE*與系統(tǒng)的寫(xiě)命令線相連當(dāng)芯片被選中、且寫(xiě)命令有效時(shí)，允許總線數(shù)據(jù)寫(xiě)入存儲(chǔ)芯片二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)（二）、存儲(chǔ)芯片與CPU的配合存儲(chǔ)芯片與CPU總線的連接，還有兩個(gè)很重要的問(wèn)題：CPU的總線負(fù)載能力CPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件存儲(chǔ)芯片與CPU總線時(shí)序的配合CPU能否與存儲(chǔ)器的存取速度相配合二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)1.總線驅(qū)動(dòng)CPU的總線驅(qū)動(dòng)能力有限單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等來(lái)加以鎖存和驅(qū)動(dòng)雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動(dòng)器來(lái)加以驅(qū)動(dòng)二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)2.時(shí)序配合分析存儲(chǔ)器的存取速度是否滿(mǎn)足CPU總線時(shí)序的要求如果不能滿(mǎn)足：考慮更換芯片總線周期中插入等待狀態(tài)TW切記：時(shí)序配合是連接中的難點(diǎn)二、半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)1、8086的16位存儲(chǔ)器接口兩種譯碼方法獨(dú)立的存儲(chǔ)體譯碼器每個(gè)存儲(chǔ)體用一個(gè)譯碼器；缺點(diǎn)：電路復(fù)雜，使用器件多。獨(dú)立的存儲(chǔ)體寫(xiě)選通譯碼器共用，但為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的寫(xiě)控制信號(hào)-但無(wú)需為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的讀信號(hào)，因?yàn)?086每次僅讀1個(gè)字節(jié)。對(duì)于字，8086會(huì)連續(xù)讀2次。電路簡(jiǎn)單，節(jié)省器件。三、16位和32位系統(tǒng)中的內(nèi)存儲(chǔ)器接口（1）獨(dú)立的存儲(chǔ)體譯碼器D15-D8D7-D0高位存儲(chǔ)體(奇數(shù)地址)低位存儲(chǔ)體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注意這些信號(hào)線的連接方法MEMW#信號(hào)同時(shí)有效，但只有一個(gè)存儲(chǔ)體被選中三、16位和32位系統(tǒng)中的內(nèi)存儲(chǔ)器接口（2）獨(dú)立的存儲(chǔ)體寫(xiě)選通D15-D8D7-D0高位存儲(chǔ)體(奇數(shù)地址)低位存儲(chǔ)體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#≥1≥1每個(gè)存儲(chǔ)體用不同的寫(xiě)控制信號(hào)三、16位和32位系統(tǒng)中的內(nèi)存儲(chǔ)器接口8086讀寫(xiě)16位數(shù)據(jù)的特點(diǎn)：讀16位數(shù)據(jù)時(shí)會(huì)讀兩次，每次8位。讀高字節(jié)時(shí)BHE=0，A0=1；讀低字節(jié)時(shí)BHE=1，A0=0每次只使用數(shù)據(jù)線的一半：D15-D8或D7-D0寫(xiě)16位數(shù)據(jù)時(shí)一次寫(xiě)入。BHE和A0同時(shí)為0同時(shí)使用全部數(shù)據(jù)線D15～D0●80486CPU有32位數(shù)據(jù)線—→4個(gè)8位的存體★486四個(gè)存儲(chǔ)體的選擇信號(hào)：BE0～

BE3●

Pentium有8個(gè)存儲(chǔ)體的體選信號(hào)：BE0～BE7三、16位和32位系統(tǒng)中的內(nèi)存儲(chǔ)器接口32位微機(jī)系統(tǒng)中的內(nèi)存儲(chǔ)器接口32位地址總線可尋址4GB物理地址空間，范圍為0～FFFFFFFFH，有4個(gè)存儲(chǔ)體,每個(gè)存儲(chǔ)體為1GB.FFFFFFFFFFFFFFFBFFFFFFFEFFFFFFF