新型硅控整流器_第1頁(yè)
新型硅控整流器_第2頁(yè)
新型硅控整流器_第3頁(yè)
新型硅控整流器_第4頁(yè)
新型硅控整流器_第5頁(yè)
已閱讀5頁(yè),還剩14頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

新型硅控整流器(SCR)的數(shù)字和

高壓的ESD電源鉗位匯報(bào)人:馬藝珂劉明雪

王鑫背景知識(shí)隨著集成電路特征尺寸不斷減小,靜電放電(ElectrostaticDischarge,ESD)的影響已經(jīng)成為制約集成電路產(chǎn)品可靠性的重要原因。據(jù)統(tǒng)計(jì),集成電路產(chǎn)品電學(xué)失效機(jī)制中,大約有40%與ESD沖擊有關(guān)。為了提高集成電路抗ESD沖擊能力,就必須對(duì)內(nèi)部電路進(jìn)行ESD保護(hù)電路設(shè)計(jì)。有效的ESD鉗位保護(hù)電路可以大大提升整個(gè)芯片的抗ESD的能力,必須具備以下特點(diǎn):觸發(fā)電壓適當(dāng)。一方面要較小,便于及時(shí)觸發(fā);另一方面要大于VDD與VSS的電壓差,避免VDD和VSS導(dǎo)通。導(dǎo)通電阻小,能容納ESD泄放時(shí)的大電流。泄漏電流小。電路正常工作時(shí),鉗位電路應(yīng)處于關(guān)閉狀態(tài),泄漏電流必須足夠小,否則會(huì)影響內(nèi)部電路性能和增大電路的靜態(tài)功耗。能夠防止閂鎖效應(yīng)。由于鉗位電路處于電源/地之間,屏蔽閂鎖尤為重要,否則會(huì)使整個(gè)電路失效。閂鎖效應(yīng)閂鎖效應(yīng)是CMOS工藝所特有的寄生效應(yīng),嚴(yán)重會(huì)導(dǎo)致電路的失效,甚至燒毀芯片。閂鎖效應(yīng)是由NMOS的有源區(qū)、P襯底、N阱、PMOS的有源區(qū)構(gòu)成的n-p-n-p結(jié)構(gòu)產(chǎn)生的,當(dāng)其中一個(gè)三極管正偏時(shí),就會(huì)構(gòu)成正反饋形成閂鎖。靜電是一種看不見(jiàn)的破壞力,會(huì)對(duì)電子元器件產(chǎn)生影響。ESD和相關(guān)的電壓瞬變都會(huì)引起閂鎖效應(yīng)(latch-up)是半導(dǎo)體器件失效的主要原因之一。ESD防護(hù)窗口ESD防護(hù)窗口與特征尺寸關(guān)系常用的ESD鉗位保護(hù)電路及特點(diǎn)分析柵耦合MOS管(GCMOS)、級(jí)聯(lián)二極管串(CDS)、可控硅管(SCR)等。

GCMOS是最常用的鉗位保護(hù)電路,但其單位面積抗ESD的能力差,獲得高ESD保護(hù)能力時(shí)需版圖面積過(guò)大。

CDS管結(jié)構(gòu)簡(jiǎn)單,鉗位能力強(qiáng),但CMOS工藝下會(huì)出現(xiàn)Darlington效應(yīng),影響泄放能力。

SCR管單位面積抗ESD能力強(qiáng),泄漏電流小,但其特有的Snapback特性容易造成閂鎖效應(yīng)。新型ESD鉗位保護(hù)電路由于閂鎖的問(wèn)題,尤其是在高電壓應(yīng)用,可控硅的(SCR)ESD保護(hù)主要問(wèn)題是加在電源芯片上其固有的低的保持電壓。在這里,我們提出一個(gè)內(nèi)嵌在NMOS中的SCR(MISCR),表現(xiàn)出幾乎沒(méi)有回滯效應(yīng)和良好的防靜電魯棒性,這是合格的片上功率鉗位ESD保護(hù)。通過(guò)改變層疊數(shù),堆疊的器件獲得了一系列的觸發(fā)和保持電壓,也可用于高電壓的ESD電源鉗位應(yīng)用。新型ESD鉗位保護(hù)電路

圖2LVTSCR剖面圖

圖3MISCR剖面圖新型ESD鉗位保護(hù)電路圖3LVTSCR和MISCR等效電路圖

TLP測(cè)試結(jié)果圖4LVTSCR和MISCR的TLP測(cè)試圖

TLP測(cè)試結(jié)果圖5不同N阱長(zhǎng)度下的TLP測(cè)試圖模擬電流密度分布圖6MISCR和LVTSCR的電流密度分布堆疊電路圖7MISCR結(jié)構(gòu)的堆疊電路圖SOI工藝下MISCR器件結(jié)構(gòu)圖8SOIBCD工藝下的MISCR器件結(jié)構(gòu)圖9(a)不同的N阱長(zhǎng)度和堆疊個(gè)數(shù)下MISCR的TLP測(cè)試結(jié)果。圖9(b)不同的N阱長(zhǎng)度和堆疊個(gè)數(shù)下MISCR的TLP測(cè)試結(jié)果。結(jié)論在CMOS工藝和SOIBCD工藝下,MISCR結(jié)構(gòu)實(shí)現(xiàn)了幾乎沒(méi)有回滯現(xiàn)象和良好的ESD魯棒性。陽(yáng)極電極直接連接到中央的N+注入,這個(gè)N+注入是跨在N阱和P阱的PN結(jié)上的,因此具有低的觸發(fā)電壓。通過(guò)改變N阱的長(zhǎng)度,可以調(diào)整保持電壓,并保持其回滯電壓在小范

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論