第2章數(shù)電邏輯門電路課件

第2章邏輯門電路§2.1概述§2.2分立元件門電路§2.3TTL邏輯門電路§3.4MOS門電路§3.5TTL電路MOS電路的接口§2.1概述門電路的作用：是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與基本邏輯關(guān)系相對(duì)應(yīng)。門電路的主要類型：與門、或門、與非門、或非門、異或門等。門電路的輸出狀態(tài)與賦值對(duì)應(yīng)關(guān)系：正邏輯：高電位對(duì)應(yīng)“1”；低電位對(duì)應(yīng)“0”。混合邏輯：輸入用正邏輯、輸出用負(fù)邏輯；或者輸入用負(fù)邏輯、輸出用正邏輯。一般采用正邏輯負(fù)邏輯：高電位對(duì)應(yīng)“0”；低電位對(duì)應(yīng)“1”。100VVcc在數(shù)字電路中，對(duì)電壓值為多少并不重要，只要能判斷高低電平即可。K開------VO輸出高電平，對(duì)應(yīng)“1”。K合------VO輸出低電平，對(duì)應(yīng)“0”。VOKVccRVV門(電子開關(guān))滿足一定條件時(shí)，電路允許信號(hào)通過(guò)開關(guān)接通。開門狀態(tài)：關(guān)門狀態(tài)：條件不滿足時(shí)，信號(hào)通不過(guò)開關(guān)斷開。開關(guān)作用二極管反向截止：開關(guān)接通開關(guān)斷開三極管（C,E)飽和區(qū)：截止區(qū)：開關(guān)接通CEB開關(guān)斷開正向?qū)ǎ篊EB2.2.1二極管與門電路

FD1D2AB+12V邏輯變量邏輯函數(shù)(uD=0.3V)§

2.2分立元件門電路000010ABF100111邏輯式：F=A?B邏輯符號(hào)：&ABF2.2.2二極管或門FD1D2AB-12V000011ABF101111邏輯式：F=A+B邏輯符號(hào)：ABFR1DR2AF+12V+3V2.2.3三極管反相器鉗位二極管邏輯式：邏輯符號(hào)：1AF§2.3TTL邏輯門電路數(shù)字集成電路：在一塊半導(dǎo)體基片上制作出一個(gè)完整的邏輯電路所需要的全部元件和連線。使用時(shí)接：電源、輸入和輸出。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價(jià)格便宜的特點(diǎn)。TTL型電路：輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管，稱之為:

Transistor—TransistorLogic。2.3.1TTL集成門電路的結(jié)構(gòu)TTL集成門電路的結(jié)構(gòu)一般分為三級(jí)，即輸入級(jí)、中間級(jí)和輸出級(jí)。完成信號(hào)輸入放大作用完成信號(hào)處理及耦合作用完成驅(qū)動(dòng)放大作用1.輸入級(jí)形式C=AC=A+BC=ABC=AB2.中間級(jí)形式⑴單變量分相器對(duì)于功能不同的門，這部分電路不一樣。例如TTL與非門中間級(jí)就是分相器；或非門中間級(jí)就是線與電路。分相器的邏輯表達(dá)式為：⑵A+B分相器A、B中有一個(gè)為高電平VT1、VT2必有一個(gè)飽和導(dǎo)通F2必然為高電平，F(xiàn)1為低電平。⑵A+B分相器A、B均為低電平VT1、VT2都截止F2必然為高電平，F(xiàn)1為低電平。輸入、輸出的邏輯關(guān)系為：其輸出與輸入變量的邏輯關(guān)系為：

根據(jù)以上分析，不難得到n個(gè)變量之(或)的分相器。3.輸出級(jí)形式TTL集成門電路輸出有四種輸出形式，即(a)集電極開路輸出，(b)三態(tài)門輸出，(c)圖騰柱輸出，(d)復(fù)合管和圖騰柱輸出。(a)(b)特點(diǎn)：具有控制VT1、VT2均截止的電路，當(dāng)控制有效時(shí)，輸出端F呈高阻態(tài)；當(dāng)控制無(wú)效時(shí)，按邏輯門正常功能輸出0，1兩態(tài)。特點(diǎn)：要接負(fù)載電阻RL和驅(qū)動(dòng)電壓VCC，實(shí)現(xiàn)高壓、大電流驅(qū)動(dòng)。3.輸出級(jí)形式TTL集成門電路輸出有四種輸出形式，即(a)集電極開路輸出，(b)三態(tài)門輸出，(c)圖騰柱輸出，(d)復(fù)合管和圖騰柱輸出。(c)(d)特點(diǎn)：任何時(shí)候作為輸出的兩個(gè)三極管，總有一個(gè)處于截止?fàn)顟B(tài)，而另一個(gè)處于飽和導(dǎo)通狀態(tài)，該電路具有較強(qiáng)的驅(qū)動(dòng)能力。特點(diǎn)：具有圖騰柱輸出和復(fù)合管輸出的特點(diǎn)，有極強(qiáng)驅(qū)動(dòng)能力。2.3.2集成TTL邏輯門一、TTL與非門TTL與非門的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC3603k750100輸入級(jí)輸出級(jí)中間級(jí)+5VABCR1T1R2T2R3FR4R5T3T4T5T1—多發(fā)射極晶體管：實(shí)現(xiàn)“與”運(yùn)算。+5VABCR1T1R2T2R3FR4R5T3T4T5“非”復(fù)合管形式與非門輸出級(jí)“與”1.任一輸入為低電平（0.3V）時(shí)“0”0.7V不足以讓T2、T5導(dǎo)通+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC3603k750100三個(gè)PN結(jié)導(dǎo)通需2.1V+5VFR4R2R13kR5R3T3T4T1T5b1c1ABC0.7V“0”uouo=5-uR2-ube3-ube43.4V高電平！邏輯關(guān)系：任0則1。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導(dǎo)通電位被鉗在2.1V全反偏1V截止2.輸入全為高電平（3.4V）時(shí)+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uF=0.3V輸入、輸出的邏輯關(guān)系式：邏輯關(guān)系：全1則0。二、集電極開路的與非門（OC門）1、問(wèn)題的提出標(biāo)準(zhǔn)TTL與非門進(jìn)行與運(yùn)算:&ABEF&CD&G1&ABEF&CDG能否“線與”？（OpenCollector)+5VR4R2T3T4T5R3TTL與非門的輸出電阻很低。這時(shí)，直接線與會(huì)使電流i劇烈增加。i功耗T4熱擊穿UOL與非門2：不允許直接“線與”與非門1截止與非門2導(dǎo)通UOHUOL與非門1：i+5VR4R2T3T4T5R3問(wèn)題：TTL與非門能否直接線與？RLUCC集電極懸空+5VFR2R13kT2R3T1T5b1c1ABC&符號(hào)應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻RL。2、OC門結(jié)構(gòu)特點(diǎn)：RL

和UCC

可以外接。F=ABC&3、OC門可以實(shí)現(xiàn)“線與”功能。Y=Y1·Y2=A·B·C·DOC門輸出并聯(lián)的接法及邏輯圖三、三態(tài)輸出門電路E—控制端DER1+5VFR4R23kT2R5R3T3T4T1T5b1c1AB1、結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE2、工作原理1）控制端E=0時(shí)的工作情況：01截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE2）控制端E=1時(shí)的工作情況：10導(dǎo)通截止截止高阻態(tài)&ABF符號(hào)功能表3、三態(tài)門的符號(hào)及功能表&ABF符號(hào)功能表使能端高電平起作用使能端低電平起作用E1E2E3公用總線０１０三態(tài)門主要作為TTL電路與總線間的接口電路。4、三態(tài)門的用途工作時(shí)，E1、E2、E3分時(shí)接入高電平?！?.4CMOS門電路MOS電路的特點(diǎn)：2.是電壓控制元件，靜態(tài)功耗小。3.允許電源電壓范圍寬（318V）。4.扇出系數(shù)大，抗噪聲容限大。優(yōu)點(diǎn)1.工藝簡(jiǎn)單，集成度高。缺點(diǎn)：工作速度比TTL低。2.4.1NMOS門電路一、NMOS非門AT1T2F0止通11通通0A二、NMOS或非門VT1、VT2為驅(qū)動(dòng)管，VT3為負(fù)載管。要求RDS3遠(yuǎn)大于RDS1∥RDS2。只要A、B中有一個(gè)為高電平，則必有一個(gè)驅(qū)動(dòng)管導(dǎo)通，輸出F為低電平；只有A、B全為低電平時(shí)，VT1、VT2全截止，輸出F才為高電平?？梢婋娐穼?shí)現(xiàn)了或非門功能，即：三、NMOS與非門

VT1、VT2為驅(qū)動(dòng)管，VT3為負(fù)載管。要求RDS3遠(yuǎn)大于(RDS1+RDS2)。只有A、B全為高電平時(shí)，VT1、VT2才同時(shí)導(dǎo)通，輸出F才為低電平；若A、B中有一個(gè)為低電平，VT1、VT2至少有一管截止，輸出對(duì)地不通，輸出F為高電平。可見電路實(shí)現(xiàn)了與非功能，即：四、NMOS與或非門VT1、VT2、VT3、VT4為驅(qū)動(dòng)管，VT5為負(fù)載管。要求RDS5遠(yuǎn)大于(RDS1+RDS2)∥(RDS3+RDS4)。其輸出與輸入變量的邏輯關(guān)系為與或非關(guān)系。即：2.4.2CMOS門電路由N溝道和P溝道兩種MOSFET組成的電路為互補(bǔ)MOS或CMOS電路。一、CMOS反相器A=0導(dǎo)通UGSP=－VDD截止F為高電平2.4.2CMOS門電路由N溝道和P溝道兩種MOSFET組成的電路為互補(bǔ)MOS或CMOS電路。一、CMOS反相器A=1截止導(dǎo)通F為低電平

則輸入輸出的邏輯關(guān)系為：二、CMOS傳輸門(TG)傳輸門就是一種傳輸模擬信號(hào)的模擬開關(guān)。CMOS傳輸門由一個(gè)P溝道和一個(gè)N溝道增強(qiáng)型MOSFET并聯(lián)而成。因VTP和VTN是結(jié)構(gòu)對(duì)稱的器件，它們的源極和漏極是可以互換的。

設(shè)它們的開啟電壓|VT|=2v，且輸入的模擬信號(hào)的變化范圍為－5v到＋5v。為使襯底與漏源極之間的PN結(jié)任何時(shí)刻都不致正偏，故TP的襯底接＋5v，而TN的襯底接－5v電壓。

當(dāng)C端接-5v時(shí)，VTN的柵壓即為-5v，uI在-5v~+5v范圍內(nèi)的任意值時(shí)，VTN均不導(dǎo)通。同時(shí)，VTP的柵壓為+5v，VTP亦不導(dǎo)通。可見，當(dāng)C接低電平時(shí)，開關(guān)是斷開的。

為了使開關(guān)接通，可將C端接高電壓+5v，uI在-5v~+3v的范圍內(nèi)，VTN導(dǎo)通。同時(shí)，VTP的柵壓為-5v，uI在-3v~+5v的范圍內(nèi)，VTP將導(dǎo)通。

由以上分析可知，當(dāng)uI＜-3v時(shí)，僅有VTN導(dǎo)通，而當(dāng)uI＞+3v時(shí)，僅有VTP導(dǎo)通。當(dāng)uI在-3v~+3v的范圍內(nèi)，VTN和VTP兩管均導(dǎo)通。進(jìn)一步分析還可以看到，一管導(dǎo)通的程度越深，另一管的導(dǎo)通程度則相應(yīng)地減少。這是CMOS傳輸門的優(yōu)點(diǎn)。三、CMOS與非門

A、B中只要有一個(gè)為低電平，就會(huì)使兩個(gè)相串連的NMOS管截止，使兩個(gè)相并聯(lián)的PMOS管導(dǎo)通，輸出F為高電平。

當(dāng)A、B全為高電平時(shí)，才會(huì)使兩個(gè)串聯(lián)NMOS管都導(dǎo)通，使兩個(gè)并聯(lián)型PMOS管都截止，輸出為低電平。則這種電路具有與非的邏輯功能，即：四、CMOS或非門CMOS或非門如下圖所示。其中VTP1、VTP2是兩個(gè)串聯(lián)的PMOS管，VTN1、VTN2是兩個(gè)并聯(lián)的NMOS管。當(dāng)輸入變量A、B中只要有一個(gè)為高電平，就會(huì)使與它相連的NMOS管導(dǎo)通，與它相連的PMOS管截止，輸出F為低電平。只有A、B全為低電平時(shí)，兩個(gè)并聯(lián)的NMOS管都截止，而兩個(gè)串聯(lián)的PMOS都導(dǎo)通，輸出F為高電平。則這種電路具有或非功能，即：五、CMOS與或非門CMOS與或非門電路由三個(gè)與非門基本電路和一個(gè)反相器構(gòu)成。等效電路六、CMOS異或門VTP1、VTP2、VTN1、VTN2組成或非門，其輸出控制著VTP5和VTN5的狀態(tài)，當(dāng)P=0時(shí)，VTP5導(dǎo)通，VTN5截止；當(dāng)P=1時(shí)，VTP5截止，VTN5導(dǎo)通。而當(dāng)VTP5導(dǎo)通、VTN5截止時(shí)，VTP3、VTP4、VTN3、VTN4組成與非門；當(dāng)VTP5截止，VTN5導(dǎo)通時(shí)，F(xiàn)通過(guò)VTN5到地。由電路可知：當(dāng)P=0時(shí)，因VTP5導(dǎo)通，VTN5截止，VTP3、VTP4、VTN3、VTN4組成了與非門，則當(dāng)P=1時(shí)，由于VTP5截止，VTN5導(dǎo)通，則整理上述結(jié)果，可得到電路的真值表：ABPF0010010110011100七、CMOS三態(tài)門電路三態(tài)輸出門是在普通門的基礎(chǔ)上，增加了控制端和控制電路構(gòu)成。CMOS三態(tài)門一般有三種形式：⒈

當(dāng)=1時(shí)，VTN1截止，VTP1截止，輸出F高阻抗。當(dāng)=0時(shí)，VTN1、VTP1均導(dǎo)通，F(xiàn)=，電路處于正常工作狀態(tài)。=0有效。七、CMOS三態(tài)門電路三態(tài)輸出門是在普通門的基礎(chǔ)上，增加了控制端和控制電路構(gòu)成。CMOS三態(tài)門一般有三種形式：⒉當(dāng)=1時(shí)，TG截止，F(xiàn)為高阻態(tài)。當(dāng)=0時(shí)，TG導(dǎo)通，F(xiàn)=，處于正常工作狀態(tài)。

=0有效。七、CMOS三態(tài)門電路三態(tài)輸出門是在普通門的基礎(chǔ)上，增加了控制端和控制電路構(gòu)成。CMOS三態(tài)門一般有三種形式：⒊當(dāng)=1時(shí)，VTP2截止，VTN1截止，輸出F為高阻抗。當(dāng)=0時(shí)，VTP2導(dǎo)通，F(xiàn)==A。電路處于正常工作。八、CMOS漏極開路門(OD門)

CMOS漏極開路門有多種多樣，上圖所示的是CMOS與非門的電路。這類電路有如下主要特點(diǎn)：①輸出MOS管的漏極是開路的。圖中虛線所示。②可以實(shí)現(xiàn)線與功能，即可以把幾個(gè)OD門的輸出端用導(dǎo)線連接起來(lái)實(shí)現(xiàn)與運(yùn)算。③可以用來(lái)實(shí)現(xiàn)邏輯電平變換。④帶負(fù)載能力強(qiáng)。附:門電路的常見邏輯符號(hào)與門

或門

非門F=A?BF=A+B&ABFABFABFABFABFABFA1FAFAFAF與非門

或非門

OC門(兩輸入與非)&ABFABFABFABFABFABF國(guó)標(biāo)ABFABFABFAB&AB&AB國(guó)家標(biāo)準(zhǔn)三態(tài)門(兩輸入與非)

與或非門+ABCDFABCDF&&2.5TTL電路和CMOS電路的接口

TTL和CMOS電路的電壓和電流參數(shù)各不相同，需要采用接口電路。一般要考慮兩個(gè)問(wèn)題：一是要求電平匹配，即驅(qū)動(dòng)門要為負(fù)載門提供符合標(biāo)準(zhǔn)的輸出高電平和低電平；二是要求電流匹配，即驅(qū)動(dòng)門要為負(fù)載門提供足夠大的驅(qū)動(dòng)電流。返回驅(qū)動(dòng)門負(fù)載門

VOH(min)≥VIH(min)

VOL(max)≤VIL(max)

IOH(max)≥nIIH(max)

IOL(max)≥mIIL(max)表2-7各種系列門電路的主要參數(shù)1.

TTL門驅(qū)動(dòng)CMOS門（1）電平不匹配

TTL門作為驅(qū)動(dòng)門，它的UOH≥2.4V,UOL≤0.5V；CMOS門作為負(fù)載門，它的UIH≥3.5V，UIL≤1V。可見，TTL門的UOH不符合要求。（2）電流匹配

CMOS電路輸入電流幾乎為零，所以不存在問(wèn)題。（3）解決電平匹配問(wèn)題圖2-33TTL門驅(qū)動(dòng)CMOS門①外接上拉電阻RP在TTL門電路的輸出端外接一個(gè)上拉電阻RP，使TTL門電路的UOH≈5V。（當(dāng)電源電壓相同時(shí)）

②選用電平轉(zhuǎn)換電路(如CC40109)若電源電壓不一致時(shí)可選用電平轉(zhuǎn)換電路。

CMOS電路的電源電壓可選3~18V；而TTL電路的電源電壓只能為5V。③采用TTL的OC門實(shí)現(xiàn)電平轉(zhuǎn)換。若電源電壓不一致時(shí)也可選用OC門實(shí)現(xiàn)電平轉(zhuǎn)換。2.CMOS門驅(qū)動(dòng)TTL門（1）電平匹配CMOS門電路作為驅(qū)動(dòng)門，UOH≈5V，UOL≈0V；TTL門電路作為負(fù)載門，UIH≥2.0V，UIL≤0.8V。電平匹配是符合要求的。（2）電流不匹配CMOS門電路4000系列最大允許灌電流為0.4mA，TTL門電路的IIS≈1.4mA，

CMOS4000系列驅(qū)動(dòng)電流不足。（3）解決電流匹配問(wèn)題

CMOS電路常用的是4000系列和54HC/74HC系列產(chǎn)品，后幾位的序號(hào)不同，邏輯功能也不同。①選用CMOS緩沖器比如，CC4009的驅(qū)動(dòng)電流可達(dá)4mA。②選用高速CMOS系列