微機原理講義第4章

微機原理與接口技術第四章存儲器系統(tǒng)第一節(jié)概述在現(xiàn)代計算機中，存儲器是核心組成部分之一。因為有了它，計算機才具有“記憶”功能，才能把程序及數(shù)據(jù)的代碼保存起來，才能使計算機系統(tǒng)脫離人的干預，而自動完成信息處理的功能。存儲器的性能指標有：容量、速度和成本。容量：存儲器系統(tǒng)的容量越大，表明其能夠保存的信息量越多，相應計算機系統(tǒng)的功能越強；速度：一般情況下，相對于高速CPU，存儲器的存取速度總要慢1～2個數(shù)量級；成本：存儲器的位成本也是存儲器的重要性能指標。從整體看，其速度接近高速緩存的速度，其容量接近輔助存儲器的容量，而位成本接近廉價慢速輔存的平均價格。在計算機系統(tǒng)中常采用三級存儲器結構內(nèi)存儲器（使用半導體存儲器芯片）Cache存儲器主存儲器（RAM和ROM）外存儲器（軟盤、硬盤、光盤）后備存儲器（磁帶、光盤）外存儲器(輔助存儲器)存儲器分類隨著計算機系統(tǒng)結構的發(fā)展和器件的發(fā)展，存儲器的種類日益繁多，分類的方法也有很多種。按構成存儲器的器件和存儲介質(zhì)分類從理論上講，只要有兩個明顯穩(wěn)定的物理狀態(tài)的器件和介質(zhì)都能用來存儲二進制信息。磁芯存儲器半導體存儲器光電存儲器磁膜，磁泡存儲器光盤存儲器存儲器2)按存取方式分類RAM(RandomAccessMemory隨機存取存儲器)：通過指令可以隨機地、個別地對各個存儲單元進行訪問。訪問所需時間基本固定，而與存儲單元地址無關。計算機的內(nèi)存主要采用隨機存儲器。隨機存儲器多采用MOS(金屬氧化物半導體)型半導體集成電路芯片制成。易失性。DRAM（動態(tài)隨機存取存儲器）SRAM（靜態(tài)隨機存取存儲器）ROM（ReadOnlyMemory只讀存儲器）只能讀出不能寫入的存儲器，它通常用來存放固定不變的程序、漢字字型庫、字符及圖形符號等。由于它和RAM分享主存的地址空間，所以仍屬于主存的一部分。MaskROM（掩膜ROM）PROM（ProgrammableROM）和EPROM（ErasableProgrammableROM）FlashROM（快擦除ROM，或閃速存儲器）3)按在計算機中的作用分類可分為主存(內(nèi)存),輔存(外存),緩沖存儲器等。主存速度快，容量小，位價格較高；輔存速度慢，容量大，位價格低；緩沖存儲器用在兩個不同工作速度的部件之間,在交換信息過程中起緩沖作用。半導體存儲器只讀存儲器ROM隨機存取存儲器RAM靜態(tài)隨機存儲器SRAM（高速）動態(tài)隨機存儲器DRAM（低速）掩膜ROM（MaskROM）可編程ROM（PROM）可擦除PROM（EPROM）快擦除存儲器（FlashROM）（用于Cache）（用于主存儲器）（BIOS存儲器）主存儲器RAMROM快擦型存儲器輔助存儲器緩沖存儲器存儲器雙極型半導體存儲器MOS存儲器(動態(tài),靜態(tài))可編程只讀存儲器PROM可擦除可編程只讀存儲器EPROM,EEPROM掩膜型只讀存儲器MROM磁盤存儲器磁帶存儲器光盤存儲器一般使用DRAM芯片組成存儲容量含義：指存儲器所包含的存儲單元的總數(shù)單位：MB（1MB＝220字節(jié)）或GB（1GB＝230字節(jié)）每個存儲單元（一個字節(jié)）都有一個地址，CPU按地址對存儲器進行訪問

存取時間含義：在存儲器地址被選定后，存儲器讀出數(shù)據(jù)并送到CPU（或者是把CPU數(shù)據(jù)寫入存儲器）所需要的時間單位：ns（1ns=10-9秒）主存儲器存儲器體系結構在微型機系統(tǒng)中，存儲器是很重要的組成部分，雖然存儲器的種類很多，但它們在系統(tǒng)中的整體結構及讀寫的工作過程是基本相同的。一般情況下，一個存儲器系統(tǒng)由以下幾部分構成。1)基本存儲單元一個基本存儲單元可以存放一位二進制信息，其內(nèi)部有兩個穩(wěn)定且互相對立的狀態(tài)，并能夠在外部對其狀態(tài)進行識別和改變。雙穩(wěn)電路(高，低電平);磁化單元(正向，反向)2)存儲體一個基本存儲單元只能保存一位二進制信息，若要存放M×N個二進制信息，就要用M×N個基本存儲單元，它們按一定的規(guī)則排列起來，這些由基本存儲單元所構成的陣列稱為存儲體或存儲矩陣。微機系統(tǒng)的內(nèi)存是按字節(jié)組織的，每個字節(jié)由8個基本的存儲單元構成，能存放8位二進制信息，CPU把這8位二進制信息作為一個整體來進行處理。3)地址譯碼器由于存儲器系統(tǒng)是由許多存儲單元構成的，每個存儲單元存放8位二進制信息，每個存儲單元都用不同的地址加以區(qū)分。CPU要對某個存儲單元進行讀/寫操作，必須先通過地址總線，向存儲器系統(tǒng)發(fā)出所需訪問的存儲單元的地址碼。地址譯碼器的作用是用來接受CPU送來的地址信號并對它們進行譯碼，選擇與地址碼相對應的存儲單元，以便對該單元進行操作。地址譯碼有兩種方式：單譯碼和雙譯碼。內(nèi)存儲器結構與工作過程示意圖00000000000000000000000000000001存儲單元（8位）地址寄存器地址譯碼器地址總線讀寫控制電路數(shù)據(jù)總線控制總線10110111Write信號內(nèi)存CBAY0Y1Y2Y3Y4Y5Y6Y7000111001010011100101110有n根地址線，最多可選通2n個地址單譯碼：適用于小容量存儲器，存儲器線性排列，以字選擇線來選擇某個字的所有位，特點是譯碼輸出線較多。當?shù)刂反a有10根時，有210＝1024根輸出線，分別控制1024條字選擇線。雙譯碼：存儲器以矩陣的形式排列，將地址線分成兩部分，對應的地址譯碼器也是兩部分，即行譯碼器和列譯碼器，行譯碼器輸出行地址選擇信號，列譯碼器輸出列地址選擇信號，行列選擇線交叉處即為選中的內(nèi)存單元。其特點是譯碼輸出線較少，適合于較大的存儲器系統(tǒng)。例，將n根地址線分成M＋N，相應的存儲單元為2M×2N,地址選擇線共有2M+2N條,大大小于2n條。2M選擇線2N選擇線4)片選與讀寫控制信號片選信號用以實現(xiàn)芯片的選擇，對于一個芯片來說，只有片選信號有效，才能對其進行讀寫操作。應首先使芯片的片選信號有效(大地址)，才能選擇其中的存儲單元進行操作。讀寫控制信號用來實現(xiàn)對存儲器中數(shù)據(jù)的流向的控制。12345輸出地址地址選通讀信號有效數(shù)據(jù)從內(nèi)存輸出數(shù)據(jù)上數(shù)據(jù)總線12345輸出地址地址選通寫信號有效數(shù)據(jù)進入內(nèi)存數(shù)據(jù)從CPU上數(shù)據(jù)總線I/O電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲單元之間，用來控制信息的讀出與寫入，必要時，還可包含對I/O信號的驅動及放大處理功能。5)I/O電路6)集電極開路或三態(tài)輸出緩沖器為了擴充存儲器系統(tǒng)的容量，常常需要將幾片RAM芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相連，這就要用到集電極開路或三態(tài)緩沖器。7)其他外圍電路對不同類型的存儲器系統(tǒng)，有時需要一些特殊的外圍電路，如動態(tài)刷新電路等。第二節(jié)讀寫存儲器RAM在微機系統(tǒng)的工作過程中可以隨時地對其中的各個存儲單元進行讀/寫操作。一、靜態(tài)RAM1)基本存儲單元T1，T2控制管T3，T4負載管T1截止，A=1(高電平)T2導通，B=0(低電平)T1導通，A=0(低電平)T2截止，B=1(高電平)雙穩(wěn)電路寫過程X譯碼線為高,T5,T6導通；Y譯碼線為高,T7,T8導通;數(shù)據(jù)信號從兩邊I/O輸入,使T1,T2分別導通或截止；X,Y譯碼信號消失,存儲單元狀態(tài)穩(wěn)定保持。T7,T8是公用的，不屬于具體的存儲單元。讀過程X譯碼線為高,T5,T6導通；Y譯碼線為高,T7,T8導通;數(shù)據(jù)信號從A,B輸出,送至兩邊的I/O線上，驅動差動放大器，判斷信號值；4)X,Y譯碼信號消失,存儲單元狀態(tài)保持不變。2)靜態(tài)RAM存儲芯片Intel2114Intel2114是一種1K×4的靜態(tài)存儲芯片，其最基本的存儲單元是六管存儲電路。10位地址線，4位數(shù)據(jù)線。有1024個4bit的存儲單元。4096個基本存儲電路，排列形式為64×64，存儲單元的排列形式是64×16，6根地址線用于行譯碼，4根用于列譯碼，即每行中每4個基本存儲電路是同一地址，但分別接不同的I/O線。CS為高電平，封鎖與門，使輸入輸出緩沖器高阻，數(shù)據(jù)不能進行讀寫操作。CS為低電平，WR為高電平，讀控制線有效，數(shù)據(jù)從存儲器流向數(shù)據(jù)總線。讀控制線寫控制線CS為低電平，WR為低電平，寫控制線有效，數(shù)據(jù)從數(shù)據(jù)總線流向存儲器。Intel2114引腳圖A0～A9:地址信號輸入，選通1024個地址單元。I/O0～I/O3:數(shù)據(jù)信號雙向，每個地址單元4位二進制。：片選，低電平有效，有效時才能對芯片操作。：讀/寫控制線，低電平時，數(shù)據(jù)由數(shù)據(jù)總線寫入存儲器；高電平時，數(shù)據(jù)由存儲器輸出至數(shù)據(jù)總線。二、動態(tài)RAM1)基本存儲單元字選線數(shù)據(jù)線由T1與C構成，當C充有電荷，存儲單元為1，反之為0。依靠C的充放電原理來保存信息。寫操作：字選線為高，T1導通，數(shù)據(jù)信息通過數(shù)據(jù)線進入存儲單元；讀操作：字選線為高，T1導通，C上的電荷輸出到數(shù)據(jù)線上。分布電容電容C上的電荷會泄漏，所以要定時對存儲單元進行刷新操作，補充電荷。2)動態(tài)RAM存儲芯片Intel2164AIntel2164A是一種64K×1的動態(tài)存儲芯片，其最基本的存儲單元是單管存儲電路。8位地址線，1位數(shù)據(jù)線。存儲單元為64×1024個，應該有16根地址線選擇唯一的存儲單元，由于封裝的限制，該芯片只有8位數(shù)據(jù)線引腳，所以16位地址信息分兩次進行接收，相應的分別有行選通和列選通加以協(xié)調(diào)，在芯片內(nèi)部，還有8位地址鎖存器對一次輸入的8位地址進行保存。由于有8位行地址選擇線，8位列地址選擇線，所以存儲體為256×256，分成4個128×128的存儲陣列。每存儲陣列內(nèi)的存儲單元用7位行列地址唯一選擇，再用剩下的1位行列地址控制I/O口進行4選1。1/128行、列譯碼器：分別用來接收7位的行、列地址，經(jīng)譯碼后，從128×128個存儲單元中選擇出一個確定的存儲單元，以便進行讀寫操作。4個存儲單元選中后，經(jīng)過1位行列地址譯碼，通過I/O門選擇1位輸入輸出。由列選通控制輸出行、列時鐘緩沖器：用以協(xié)調(diào)行、列地址的選通信號128讀出放大器：與4個128×128存儲陣列相對應，接收行地址選通的4×128個存儲單元的信息，經(jīng)放大(刷新)后，再寫回原存儲單元。Intel2164A的外部結構A0～A7:地址信號輸入，分時接收CPU選送的行、列地址。DIN:數(shù)據(jù)輸入引腳DOUT:數(shù)據(jù)輸出引腳：行地址選通，低電平有效，有效時表明芯片當前接收的是行地址。:讀/寫控制線,低電平時,寫操作；高電平時,讀操作。：列地址選通，低電平有效，有效時表明芯片當前接收的是列地址。此時，應為低電平。N/C:未用引腳Intel2164A的工作方式和及其時序關系：讀操作行地址領先于行選通先有效，行選通后將行地址鎖存，然后列地址上地址線，列地址選通鎖存。讀寫信號為高電平，控制數(shù)據(jù)從存儲單元輸出到DOUT。寫操作：對行、列選通信號要求不變。寫信號先于列選通有效，寫入的數(shù)據(jù)信息必須在列選通有效前送入DIN，且在列選通有效后，繼續(xù)保持一段時間，才能保證數(shù)據(jù)能正確寫入。讀－改－寫操作：在指令中，常常需要對指定單元的內(nèi)容讀出并修改后寫回到原單元中，這種指令稱為讀－改－寫指令。如：AND[BX],AXADD[SI],BX為了加快操作速度，在動態(tài)存儲器中專門設計了針對讀－改－寫指令的時序，遇到讀－改－寫指令，存儲器自動用該時序進行操作。類似于讀操作和寫操作的結合，在行選通和列選通同時有效的情況下，寫信號高電平，先讀出，在CPU內(nèi)修改后，寫信號變低，再實現(xiàn)寫入。刷新操作：由于存儲單元中存儲信息的電容上的電荷會泄漏，所以要在一定的時間內(nèi)，對存儲單元進行刷新操作，補充電荷。芯片內(nèi)部有4個128單元的讀放大器，在進行刷新操作時，芯片只接收從地址總線上發(fā)來的低7位的行地址，1次從4個128×128的存儲矩陣中各選中一行，共4×128個單元，分別將其所保存的信息輸出到4個128單元的讀放大器中，經(jīng)放大后，再寫回原存儲單元，這樣實現(xiàn)刷新操作。由列選通控制輸出低7位高1位因此，在刷新操作中，只有行選通起作用，即芯片只讀取行地址，由于列選通控制輸出緩沖器，所以在刷新時，數(shù)據(jù)不會送到輸出數(shù)據(jù)線DOUT上?？梢姡尚羞x通信號把刷新地址鎖存進行地址鎖存器，則選中的4×128個單元都讀出和重寫。列選通信號在刷新過程中無效，所以數(shù)據(jù)不會輸入與輸出。第三節(jié)只讀存儲器ROM掩膜ROM掩膜ROM所保存的信息取決于制造工藝，一旦芯片制成后，用戶是無法變更其結構的。這種存儲單元中保存的信息，在電源消失后，也不會丟失，將永遠保存下去。若地址信號為00，則選中第一條字線，該線輸出為1，若有MOS管與其相連，該MOS管導通，對應的位線就輸出為0，若沒有管子與其相連，輸出為1，所以，選中字線00后輸出為0110。同理，字線01輸出為0101?？删幊绦虻腞OM：PROM如果用戶需要寫入程序，則要通過專門的PROM寫入電路，產(chǎn)生足夠大的電流把要寫入“1”的那個存儲位上的二極管擊穿，就意味著寫入了“1”。讀出的操作同掩膜ROM。這種存儲器在出廠時，存儲體中每條字線和位線的交叉處都是兩個反向串聯(lián)的二極管的PN結，字線與位線之間不導通，此時，意味著該存儲器中所有的存儲內(nèi)容均為“0”?？刹脸删幊绦虻腞OM：EPROM首先，柵極浮空，沒有電荷，沒有導電通道，漏源級之間不導電，表明存儲單元保存的信息為“1”。如果在漏源級之間加上+25V的電壓，漏源極被瞬間擊穿，電子通過SiO2絕緣層注入到浮動柵，浮動柵內(nèi)有大量的負電荷。當高電壓去除后，由于浮動柵周圍是SiO2絕緣層，負電荷無法泄漏，在N基體內(nèi)感應出導電溝道。導電溝道表明相應的存儲單元導通，這時存儲單元所保存的信息為“0”。一般情況下，浮動柵上的電荷不會泄漏，并且在微機系統(tǒng)的正常運行過程中，其信息只能讀出而不能改寫。如果要清除存儲單元中所保存的信息，就必須將浮動柵內(nèi)的負電荷釋放掉。用一定波長的紫外光照射浮動柵，負電荷可以獲得足夠的能量擺脫SiO2的包圍，以光電流的形式釋放掉，這時，原來存儲的信息也就不存在了。由這種存儲單元所構成的ROM存儲芯片，在其上方有一個石英玻璃的窗口，紫外線正是通過這個窗口來照射其內(nèi)部電路而擦除信息的，一般擦除信息需用紫外線照射15～20分鐘。EPROM芯片Intel2716Intel2716是一種2K×8的EPROM存儲器芯片，其最基本的存儲單元就是帶有浮動柵的MOS管，有11條地址線，8條數(shù)據(jù)線，地址信號采用雙譯碼的方式來尋址存儲單元。相應的系列還有：Intel2732(4K×8),2764(8K×8),27128(16K×8),27512(64K×8)等。在微機系統(tǒng)中，該種類型的芯片是常用芯片，通常用來做程序存儲器。Intel2716的內(nèi)部結構x譯碼器：可以對7位行地址進行譯碼，共尋址128個單元；y譯碼器：可以對4位列地址進行譯碼，共尋址16個單元；16Kbit存儲陣列：有128行，16列，每個存儲單元有8個基本存儲單元，各存儲1位數(shù)據(jù)信息。128×128bit存儲陣列。2KB存儲單元輸出允許和片選和編程邏輯：用以實現(xiàn)片選和控制信息的讀寫；數(shù)據(jù)輸出緩沖器：實現(xiàn)對輸出數(shù)據(jù)的緩沖，選中地址的存儲單元中的8位數(shù)據(jù)并行輸出。Intel2716的外部結構A10～A0:地址信號輸入，可尋址211=2048(2K)個存儲單元，每個存儲單元內(nèi)包括8個1bit基本存儲單元；D0～D7:雙向數(shù)據(jù)信號輸入輸出，在常規(guī)電壓(5V)下只能用作輸出，在編程電壓(25V)和滿足一定的編程條件時可作為程序代碼的輸入端；：片選信號輸入，低電平有效，只有片選端為低電平，才能對相應的芯片進行操作；：數(shù)據(jù)輸出允許信號，輸入，低電平有效，該信號有效時，開啟輸出數(shù)據(jù)緩沖器，允許數(shù)據(jù)信號輸出。VCC:+5V電源，用于在一般情況下的讀(程序)操作；VPP:+25V電源，用于在專用的裝置上寫操作，即在大電壓的作用下將數(shù)據(jù)固化輸入到存儲單元。速度較慢。在輸入的過程中不斷將數(shù)據(jù)讀出進行校驗。GND:地Intel2716的工作方式及操作時序1)讀方式這是EPROM的主要工作方式，在讀操作的過程中，片選信號和輸出允許信號要同時有效。2)禁止方式片選信號為低電平，數(shù)據(jù)輸出允許信號為高電平，禁止該芯片輸出，數(shù)據(jù)線為高阻狀態(tài)；3)備用方式片選信號為高電平，芯片的功耗降低，數(shù)據(jù)輸出端高阻；4)寫入方式片選信號為低電平，數(shù)據(jù)輸出允許信號為高電平，VPP接25V，將地址碼及該地址欲固化寫入的數(shù)據(jù)分別送到地址線和數(shù)據(jù)線上，待信號穩(wěn)定后，在片選端輸入一寬度為50ms的正脈沖，即可寫入一個存儲單元的信息。5)校驗方式在編程過程中，為了檢查編程時寫入的數(shù)據(jù)是否正確，通常在編程的過程中包含校驗操作。在一個字節(jié)的編程完成后，電源接法不變，但數(shù)據(jù)輸出允許信號為低電平，則同一單元的數(shù)據(jù)就在數(shù)據(jù)線上輸出，這樣就可與輸入數(shù)據(jù)相比較，來校驗編程的結果是否正確。電可擦除可編程ROM(ElectronicErasibleProgrammableROM)EEPROME2PROM原理與EPROM類似，當浮動柵上沒有電荷時，漏源極不導電，數(shù)據(jù)信息為“1”，當浮動柵帶上電荷，漏源極導通，數(shù)據(jù)信息為“0”。在第一級浮動柵上面增加了第二級浮動柵，當VG電壓為正，電荷流向第一級浮動柵(編程)，當VG電壓為負，電荷從浮動柵流向漏極(擦除)，這個過程要求電流極小，可用普通電源(5V)供給VG。另外，EEPROM擦除可以按字節(jié)分別進行，即改寫某一地址中的數(shù)據(jù)，字節(jié)的編程和擦除需10ms，因此可以進行在線編程寫入。快擦型存儲器(FlashMemory)快擦型存儲器是不用電池供電的、高速耐用的非易失性半導體存儲器，但價格較貴?？觳列痛鎯ζ骶哂蠩EPROM的特點，又可在計算機內(nèi)進行擦除和編程，它的讀取瞬間與DRAM相似，而寫時間與磁盤驅動器相當?？觳列痛鎯ζ骺纱鍱EPROM，在某些應用場合還可取代SRAM，尤其是對于需要配備電池后援的SRAM系統(tǒng)，使用快擦型存儲器后可省去電池?？觳列痛鎯ζ鬟€可用于激光打印機、條形碼閱讀器、各種一起設備易記計算機的外部設備中。第四節(jié)存儲器芯片擴展及其與CPU的連接存儲器芯片與CPU的連接CPU對存儲器進行讀寫操作，首先要由地址總線給出存儲器的存儲單元的地址信號，再由CPU發(fā)出相應的讀寫信號，最后才能在數(shù)據(jù)總線上進行信息交流，因此，連接有三部分：地址線的連接；數(shù)據(jù)線的連接；控制線的連接。在連接中考慮的問題：1)CPU總線的負載能力一般輸出線的直流負載能力為帶一個TTL負載，故在小型系統(tǒng)中，CPU可以直接與存儲器相連，而在較大的系統(tǒng)中，一般需要連接緩沖器做中介。2)CPU的時序和存儲器的存取速度的配合問題考慮CPU和存儲器的讀寫速度，必要時需設計電路使CPU加上固定的延時周期TW。3)存儲器的地址分配和片選問題在一個大型的系統(tǒng)中，存儲器往往要由多片存儲器芯片組成，要通過片選信號來合理設置每一片存儲器芯片地址。4)控制信號的連接不同的存儲器芯片控制信號的定義各不相同，正確連接控制信號才能正確啟動讀寫周期，使存儲器正常工作。常用的控制信號有RD,WR,WAIT等。存儲器芯片的擴展1)存儲器芯片的位擴充如果CPU的數(shù)據(jù)線為8位，而存儲器的一個存儲單元中只有4bit數(shù)據(jù)，這時，就要用兩片這樣的存儲芯片通過位擴充的方式滿足CPU系統(tǒng)的要求。例：用1K×4的2114芯片構成1K×8的存儲器系統(tǒng)分析：1K×4有10根地址線，4根數(shù)據(jù)線，而要求的存儲器系統(tǒng)1K×8需要有10根地址線，8根數(shù)據(jù)線，所以，用2片2114組成，其地址線一一對應接在一起，數(shù)據(jù)線則分高4位低4位分別接在系統(tǒng)的數(shù)據(jù)線上，2片2114地址一樣。第1步：將存儲器芯片的10根地址線連接在一起，并與CPU的低位地址一一相連。第2步：將1號芯片的4位數(shù)據(jù)線與CPU的低4位連接，將2號芯片的4位數(shù)據(jù)線與CPU的高4位連接，形成8位數(shù)據(jù)線。第3步：將1號芯片和2號芯片的讀寫控制線相連，并與CPU的WR(寫有效)相連。存儲器地址分配片1與片2的地址是一樣的，對CPU來說，當A10,A11均為0時，Y0有效，即片選有效，選中這兩片存儲器。地址碼地址范圍A15……A12A11A10A9A8……A0×……×0000……00000H×……×0000……10001H……………………………………………………×……×0011……103FFH第4步：用CPU的高端地址譯碼產(chǎn)生片選信號，同時，用CPU的M/IO信號控制譯碼器輸出，只有當執(zhí)行讀寫存儲器的指令時片選才有效。2)存儲器芯片的字擴充存儲器芯片內(nèi)每個存儲單元的位數(shù)滿足存儲器數(shù)據(jù)線的要求，但每個芯片的容量不夠，這時，也需要多片芯片連接，合成一個大的存儲系統(tǒng)。例：用2K×8的2716組成8K×8的存儲器系統(tǒng)。分析：2K×8有11根地址線，8根數(shù)據(jù)線，而要求的存儲器系統(tǒng)8K×8需要有13根地址線，8根數(shù)據(jù)線，所以，用4片2716組成，其低位地址線、數(shù)據(jù)線一一對應接在一起，而CPU的高2位地址作為譯碼器的輸入信號，譯碼器輸出4位線分別連接4個芯片的片選端，使4個芯片的地址范圍不重復。第1步：將存儲器芯片的11根地址線連接在一起，并與CPU的低11位地址一一相連；將存儲器的8位數(shù)據(jù)線一一相連，并與CPU的數(shù)據(jù)總線連接在一起。第2步：將存儲器芯片的讀允許OE線連接在一起，并與CPU的讀控制線RD相連；第3步：將CPU的2根高位地址線經(jīng)過譯碼產(chǎn)生4種輸出分別控制4片2716的片選端，使其分占不同的存儲空間；同時用CPU的M/IO信號控制譯碼器輸出，只有當進行存儲器操作時，選中的地址空間才有效。存儲器地址分配存儲器的地址線一致，所不同的只有片選端。A12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(1)00000000000000000H000000000010001H000000000100002H…………1111111111007FEH1111111111107FFHA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(2)01000000000000800H000000000010801H000000000100802H…………111111111100FFEH111111111110FFFHA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(3)10000000000001000H000000000011001H000000000101002H…………1111111111017FEH111