計算機(jī)組成原理復(fù)習(xí)提綱課件

計算機(jī)組成原理成績及考核方式考核方式：期末考試，筆試，閉卷，時間120分鐘。成績構(gòu)成：期末成績占70%平時成績占15%實驗成績占15%第一章計算機(jī)系統(tǒng)概論計算機(jī)硬件組成存儲器、CPU、輸入輸出設(shè)備計算機(jī)軟件組成系統(tǒng)程序、應(yīng)用程序1、馮.諾依曼型計算機(jī)的主要設(shè)計思想2.指令和數(shù)據(jù)在計算機(jī)中怎么區(qū)分第二章運算方法和運算器本章要求：IEEE754標(biāo)準(zhǔn)；四種基本碼制：原碼、補(bǔ)碼、反碼、移碼四種碼制的表示，定義；

真值、四種碼制相互轉(zhuǎn)換；四種碼制的邊界值（最大值、最小值和零）：整數(shù)、小數(shù)；補(bǔ)碼的加減運算及溢出檢測方法（變形補(bǔ)碼方式）；定點運算器74181、74182浮點加減法運算步驟，數(shù)的規(guī)格化表示（原碼、補(bǔ)碼）。浮點數(shù)IEEE754標(biāo)準(zhǔn)：真值←→存儲形式

x=

(-1)s

(1.Ｍ)2Ｅ－127

e=Ｅ–127一個規(guī)格化的32位浮點數(shù)ｘ的真值為：

SEM31302322032位浮點數(shù)格式：【例】若浮點數(shù)x的二進(jìn)制存儲格式為(41360000)16，求其32位浮點數(shù)的十進(jìn)制值?！窘狻浚簩展開成二進(jìn)制：

0100,0001,0011,0110,0000,0000,0000,0000

數(shù)符：0

階碼：1000,0010

尾數(shù)：011,0110,0000,0000,0000,0000

指數(shù)e＝階碼－127＝10000010－01111111＝00000011=(3)10

包括隱藏位1的尾數(shù)：1.M＝1.01101100000000000000000＝1.011011

于是有x＝(－1)s×1.M×2e

＝＋(1.011011)×23＝＋1011.011＝(11.375)10移碼、補(bǔ)碼和真值之間的關(guān)系真值（十進(jìn)制）真值（二進(jìn)制）[x]補(bǔ)（補(bǔ)碼）[x]移（移碼）-128-1000,00001000,00000000,0000-127-0111,11111000,00010000,0001…………-1-0000,00011111,11110111,111100000,00000000,00001000,000010000,00010000,00011000,0001………1270111,11110111,11111111,1111定點加法、減法運算本節(jié)要求：掌握補(bǔ)碼加減法的基本公式；熟練掌握溢出及檢測方法（雙符號位，變形補(bǔ)碼）；

?任何小于1的正數(shù)：兩個符號位都是“0”，即00.x1x2...xn;?任何大于-1的負(fù)數(shù)：兩個符號位都是“1”，即11.x1x2…xn

Sf1Sf2＝00結(jié)果為正數(shù)，無溢出01結(jié)果正溢10結(jié)果負(fù)溢11結(jié)果為負(fù)數(shù)，無溢出課堂練習(xí)已知x=-0.01111,y=+0.11001,求[x]補(bǔ)，[-x]補(bǔ)，[y]補(bǔ)，[-y]補(bǔ)，x+y，x-y，并判斷是否溢出，若溢出，指出是上溢還是下溢。

【解】：[x]原=1.01111，[x]補(bǔ)=1.10001，[-x]補(bǔ)=0.01111[y]原=0.11001，[y]補(bǔ)=0.11001，[-y]補(bǔ)=1.00111用雙符號位運算并判斷[x]補(bǔ)+[y]補(bǔ)=11.10001+00.11001=00.01010

即x+y=+0.0101[x]補(bǔ)+[-y]補(bǔ)=11.10001+11.00111=10.11000

溢出，下溢

完成浮點加減運算的操作過程：(1)0操作數(shù)的檢查；(2)比較階碼大小并完成對階；(3)尾數(shù)進(jìn)行加或減運算；(4)結(jié)果規(guī)格化。(5)舍入處理。(6)溢出處理。二進(jìn)制原碼的規(guī)格化數(shù)的形式：

正數(shù)0.1xxxxxx負(fù)數(shù)1.1xxxxxx補(bǔ)碼尾數(shù)的規(guī)格化的形式：尾數(shù)的最高位與符號位相反正數(shù)

0.1xxxxxx負(fù)數(shù)

1.0xxxxxx第三章存儲系統(tǒng)本章要求：1.存儲系統(tǒng)組成Cache、主存、外存主存性能指標(biāo)容量、帶寬等2.SRAM基本原理存儲芯片的選取，地址線，數(shù)據(jù)位，地址范圍等3.ROM、RAM組成系統(tǒng)存儲器4.高速存儲器雙端口存儲器、交叉存儲器5.Cache存儲器功能，命中率，效率，等效訪問時間，地址映射方式。存儲器應(yīng)用舉例CPU的地址總線16根(A15—A0，A0為低位)；雙向數(shù)據(jù)總線8根(D7—D0)，控制總線中與主存有關(guān)的信號有：

MREQ，R/W。主存地址空間分配如下：

0—8191為系統(tǒng)程序區(qū)，由只讀存儲芯片組成；

8192—32767為用戶程序區(qū)；最后(最大地址)2K地址空間為系統(tǒng)程序工作區(qū)。

現(xiàn)有如下存儲器芯片：

EPROM：8K×8位(控制端僅有CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位.【解】：(1)主存地址空間分布如圖所示。16根地址線尋址——64K0000~FFFFH(65535)EPROM：8K×8位SRAM：16K×1位，2K×8位，4K×8位，8K×8位.00001FFF20007FFFF800FFFF63488請從上述芯片中選擇適當(dāng)芯片設(shè)計該計算機(jī)主存儲器，畫出主存儲器邏輯框圖，注意畫出選片邏輯(可選用門電路及3∶8譯碼器74LS138)與CPU的連接，說明選哪些存儲器芯片，選多少片。地址空間分配表A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM00000000000000000001111111111111RAM00100000000000000011111111111111RAM01000000000000000101111111111111RAM01100000000000000111111111111111RAM11111000000000001111111111111111(2)連接電路片內(nèi)尋址：8K芯片——片內(nèi)13根A12~A02K芯片——片內(nèi)11根A10~A0片間尋址：前32KA15A14A13

000001

010011最后2K111加A12A11

1100001FFF20003FFF60007FFFF800FFFF40005FFF63488ABCY0Y1Y2Y3Y7。。。。。MREQA0A12A0A12A0A12A0A12A0A10CSCSCSCSCSR/WR/WR/WR/W【例】已知cache/主存系統(tǒng)效率為85%，平均訪問時間為60ns，cache響應(yīng)時間為主存的20%，求主存儲器周期是多少？cache命中率是多少？【解】：已知tc/ta=85%，ta=60ns故tc=51ns而tc=20%tm，因此tm=255ns而ta=htc+(1-h)tmh=(tm-ta)/(tm-tc)=195ns/204ns=95.6%【例】CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問時間?！窘狻肯惹蟪雒新始氨堵剩?/p>

cache/主存系統(tǒng)的效率：平均訪問時間：

或第四章指令系統(tǒng)本章要求：1.按指令復(fù)雜度分：精簡指令系統(tǒng)計算機(jī)（RISC）、復(fù)雜指令系統(tǒng)計算機(jī)（CISC）。2.指令格式操作碼字段和地址碼字段3.指令的尋址方式順序、跳躍4.操作數(shù)的尋址方式尋址方式特點、EA、最大尋址空間。5.綜合分析【例】：一種二地址RS型指令的結(jié)構(gòu)如下所示：?OP—通用寄存器IX偏移量D6位4位1位2位16位其中I為間接尋址標(biāo)志位，X為尋址模式字段，D為偏移量字段，通過I，X，D的組合，可構(gòu)成下表所示的尋址方式。請寫出6種尋址方式的名稱。尋址方式舉例尋址方式IX有效地址E算法說明（1）（2）（3）（4）（5）（6）000110000110110011E＝DE＝（PC）±DE＝（R2）±DE＝（R3）E＝（D）E＝（R1）±D

PC為程序計數(shù)器R2為變址寄存器

R1為基址寄存器解：（1）直接尋址（6）基址尋址（2）相對地址（3）變址尋址（4）寄存器間接尋址（5）間接尋址【例】某微機(jī)指令格式如下所示：

15109870OPXD

格式中D為位移量，X為尋址方式特征值：X=00,直接尋址；X=01,用變址寄存器RI進(jìn)行變址X=10,用基址寄存器RB進(jìn)行尋址X=11,相對尋址設(shè)（PC）=2000H，（RI）=0150H,(RB)=1889H，請確定如下指令的有效地址：

（1）4420H(2)2244H(3)73ABH(4)3566H(5)6723H

【解】：1）X=00,D=20H,有效地址EA=20H2)X=10,D=44H,有效地址EA=1889H+44H=18CDH3)X=11,D=ABH,有效地址EA=2000H+ABH=20ABH4)X=01,D=66H,有效地址EA=0150H+66H=01B6H5)X=11,D=23H,有效地址EA=2000H+23H=2023H15109870OPXD6位2位8位第五章中央處理器本章要求：1.CPU的組成運算器、控制器和CacheCPU主要寄存器

要求能看懂給出的CPU模型及分析其數(shù)據(jù)流向2.指令周期指令周期CPU周期（機(jī)器周期）時鐘周期（T周期、節(jié)拍脈沖）典型指令周期（取指階段和執(zhí)行階段），給定CPU模型能寫出指令的執(zhí)行流程。3.微程序控制器基本概念，微程序控制器組成，編碼方式及分析計算。CPU的基本組成

由運算器、cache和控制器三大部分組成。●控制器由程序計數(shù)器、指令寄存器、指令譯碼器、時序產(chǎn)生器和操作控制器組成，功能。●運算器由算術(shù)邏輯單元(ALU)、累加寄存器、數(shù)據(jù)緩沖寄存器和狀態(tài)條件寄存器組成，功能。●主要寄存器AC、PC、DR、AR、IR、PSW、通用寄存器等，名稱功能（用途）指令周期幾個定義：指令周期：

CPU從內(nèi)存取出一條指令并執(zhí)行這條指令的時間總和。CPU周期：

又稱機(jī)器周期，CPU訪問一次內(nèi)存所花的時間較長，因此用從內(nèi)存讀取一條指令字的最短時間來定義。時鐘周期：

通常稱為節(jié)拍脈沖或T周期。一個CPU周期包含若干個時鐘周期。三者關(guān)系：一個指令周期包含若干個CPU周期，一個CPU周期的功能由多個時鐘周期來完成。一般而言，一個指令周期最少包含兩個CPU周期。雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路IRPCARDRR0R1R2R3MXYA總線B總線IRiIRoPCiPCoDRiDRoR0iR0oR3iR3oARiR/WXiYi+-GALU執(zhí)行：PC→AR相應(yīng)的微操作控制信號：PCO，G，ARiALUO微命令和微操作

控制部件與執(zhí)行部件通過控制線和反饋信息進(jìn)行聯(lián)系。

微命令控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令。

微操作執(zhí)行部件接受微命令后所進(jìn)行的操作。在執(zhí)行部件中是最基本的操作。其操作可以分為相容性或相斥性兩種。

相容性的微操作是指在同時或同一個CPU周期內(nèi)可以并行執(zhí)行的微操作。

相斥性的微操作是指不能在同時或不能在同一個CPU周期內(nèi)并行執(zhí)行的微操作。

狀態(tài)測試控制部件與執(zhí)行部件之間的另一種聯(lián)系是反饋信息。執(zhí)行部件通過反饋線向控制部件反映操作情況，以便使控制部件根據(jù)執(zhí)行部件的“狀態(tài)”來下達(dá)新的微命令，這也叫做“狀態(tài)測試”。簡單運算器模型

其中ALU為算術(shù)邏輯單元，R1，R2，R3為三個寄存器。三個寄存器的內(nèi)容都可以通過多路開關(guān)從ALU的X輸入端或Y輸入端送至ALU。而ALU的輸出可以送往任何一個寄存器或同時送往R1，R2，R3三個寄存器。

在給定的數(shù)據(jù)通路中，多路開關(guān)的每個控制門僅是一個常閉的開關(guān)，它的一個輸入端代表來自寄存器的信息，而另一個輸入端則作為操作控制端。一旦兩個輸入端都有輸入信號時，它才產(chǎn)生一個輸出信號。從而在控制線能起作用的一個時間寬度中來控制信息在部件中流動。相斥性操作：（+，-，M）（4，6，8）（5，7，9）相容性操作：（1，2，3）（4，5）…（8，9）等微程序控制器原理框圖

它主要由控制存儲器、微指令寄存器和地址轉(zhuǎn)移邏輯三大部分組成。

微命令編碼，就是對微指令中的操作控制字段采用的表示方法。通常有以下三種方法：

1.直接表示法

其特點是操作控制字段中的每一位代表一個微命令。這種方法的優(yōu)點是簡單直觀，其輸出直接用于控制。缺點是微指令字較長，因而使控制存儲器容量較大。

2.編碼表示法編碼表示法是把一組相斥性的微命令信號組成一個小組(即一個字段)，然后通過小組(字段）譯碼器對每一個微命令信號進(jìn)行譯碼，譯碼輸出作為操作控制信號。注意：每個組（字段）最少要留出一個代碼表示本段不發(fā)微命令。3.混合表示法這種方法是把直接表示法與字段編碼法混合使用，以便能綜合考慮指令字長、靈活性、執(zhí)行微程序速度等方面的要求?！纠课⒌刂芳拇嫫饔?位(μA5-μA0)，當(dāng)需要修改其內(nèi)容時，可通過某一位觸發(fā)器的強(qiáng)置端S將其置“1”。現(xiàn)有三種情況：(1)執(zhí)行“取指”微指令后，微程序按IR的OP字段(IR3-IR0)進(jìn)行16路分支；(2)執(zhí)行條件轉(zhuǎn)移指令微程序時，按進(jìn)位標(biāo)志CF的狀態(tài)進(jìn)行2路分支；(3)執(zhí)行控制臺指令微程序時，按IR4，IR5的狀態(tài)進(jìn)行4