微機接口第5章-2

1第

5

章

存儲器系統(tǒng)

第十四講復(fù)習(xí)一、微型機的存儲系統(tǒng)二、半導(dǎo)體存儲器的基本概念三、存儲器的分類及其特點四、兩類半導(dǎo)體存儲器的主要技術(shù)指標(biāo)五、隨機存取存儲器（一）靜態(tài)存儲器SRAM3（2）部分地址譯碼特點：用部分高位地址信號（而不是全部）作為譯碼信號；使被選中存儲器芯片占有幾組不同的地址范圍。

同一物理存儲器占用兩組地址：A18不參與譯碼

F0000H~F1FFFHB0000H~B1FFFH

4部分地址譯碼例兩組地址：F0000H——F1FFFHB0000H——B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：1×110001011000，111100055.SRAM存儲器接口設(shè)計例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH。使用74LS138譯碼器構(gòu)成譯碼電路。6存儲器接口設(shè)計例由題知地址范圍：

00111000…

…

…0

00111001…

…

…1高位地址A19A12A07應(yīng)用舉例D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY08二、動態(tài)隨機存儲器DRAM91.DRAM的特點存儲元主要由電容構(gòu)成；主要特點：存儲信息不穩(wěn)定，需要定時刷新。存儲容量高，存取速度較低，價格便宜。DRAM芯片主要用作主內(nèi)存。102.

典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址來確定一個單元；行列地址分時傳送，共用一組地址信號線；地址信號線的數(shù)量僅為同等容量SRAM芯片的一半。11主要引線行地址選通信號。用于鎖存行地址；列地址選通信號。地址總線上先送上行地址，后送上列地址，它們分別在#RAS和#CAS有效期間被鎖存在鎖存器中。DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE=0WE=1WE：寫允許信號RAS：CAS：數(shù)據(jù)寫入數(shù)據(jù)讀出123.2164A在系統(tǒng)中的連接與系統(tǒng)連接圖存儲體132164A在系統(tǒng)中的連接DRAM2164A與系統(tǒng)連接的幾點說明：芯片上的每個單元中只存放1位二進(jìn)制碼，每字節(jié)數(shù)據(jù)分別存放在8片芯片中；系統(tǒng)的每一次訪存操作需同時訪問8片2164A芯片，該8片芯片必須具有完全相同的地址；芯片的地址選擇是按行、列分時傳送，由系統(tǒng)的低8位送出行地址，高8位送出列地址。結(jié)論：每8片2164A構(gòu)成一個存儲體（單獨一片則無意義）；每個存儲體內(nèi)的所有芯片具有相同的地址（片內(nèi)地址），應(yīng)同時被選中，僅有數(shù)據(jù)信號由各片分別引出。三、存儲器擴展技術(shù)

（內(nèi)存儲器設(shè)計）151.

存儲器擴展用多片存儲芯片構(gòu)成一個需要的內(nèi)存空間；各存儲器芯片在整個內(nèi)存中占據(jù)不同的地址范圍；任一時刻僅有一片（或一組）被選中。存儲器芯片的存儲容量等于：

單元數(shù)×每單元的位數(shù)字節(jié)數(shù)字長擴展單元擴展字長162.

存儲器擴展方法位擴展字?jǐn)U展字位擴展擴展字長擴展單元數(shù)既擴展字長也擴展單元數(shù)17位擴展構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元的字長時——需進(jìn)行位擴展。位擴展：每單元字長的擴展。18位擴展例用8片64k*1位2164A芯片構(gòu)成64KB存儲器。LS158A0~A7A8~A152164A64k*12164A64k*12164A64k*1DBABD0D1D70000HFFFFH.…19位擴展方法：將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。位擴展特點：存儲器的單元數(shù)不變，位數(shù)增加。20字?jǐn)U展地址空間的擴展芯片每個單元中的字長滿足，但單元數(shù)不滿足。擴展原則：每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)。每個芯片必須有不同的地址范圍。芯片的片選端必須分別引出21A0～A10DBABD0～D7A0~A10R/WCS2K×8D0～D7A0～A102K×8D0～D7D0～D7A0~A10CS譯碼器Y0Y1高位地址R/W字?jǐn)U展示意圖22字?jǐn)U展例用兩片64K×8位的SRAM芯片構(gòu)成容量為128KB的存儲器兩芯片的地址范圍分別為：20000H～2FFFFH30000H～3FFFFH

23字?jǐn)U展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：芯片1：0010芯片2：0011A19A18A17A16芯片1芯片2例:用兩片64K×8位的SRAM芯片構(gòu)成容量為128KB的存儲器兩片芯片的地址范圍分別為：20000H～2FFFFH和30000H～3FFFFH。25字位擴展設(shè)計過程：根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)；進(jìn)行位擴展以滿足字長要求；進(jìn)行字?jǐn)U展以滿足容量要求。若已有存儲芯片的容量為L×K，要構(gòu)成容量為M×N的存儲器，需要的芯片數(shù)為：

（M/L）×（N/K）26字位擴展例例：用4K×1位的芯片組成16KB的存儲器。位擴展：4KB——8片字?jǐn)U展：16KB——4*8=32片訪問16KB存儲空間：地址線需14根（A0-A13），其中12根（A0-A11）用于片內(nèi)尋址，2根（A12，A13）用于片選譯碼。

注意：以上的例子中所需的地址線數(shù)并未從系統(tǒng)整體上考慮。在實際系統(tǒng)中，總線中的地址線數(shù)往往要多于所需的地址線數(shù)，這時除片內(nèi)尋址的低位地址線(即片內(nèi)地址線)外，剩余的高位地址線一般都要用于片選譯碼。

27§5.3

只讀存儲器（ROM）EPROMEEPROM（紫外線擦除）（電擦除）28一、EPROM291.

特點可多次編程寫入；掉電后內(nèi)容不丟失；內(nèi)容的擦除需用紫外線擦除器。302.EPROM27648K×8bit芯片地址信號：A0

——

A12數(shù)據(jù)信號：D0

——

D7輸出信號：OE片選信號：CE編程脈沖輸入：PGM其引腳與SRAM6264完全兼容.312764的工作方式數(shù)據(jù)讀出編程寫入擦除標(biāo)準(zhǔn)編程方式快速編程方式編程寫入：每出現(xiàn)一個編程負(fù)脈沖就寫入一個字節(jié)數(shù)據(jù)32§5.4

高速緩存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分級體系結(jié)構(gòu)33Cache的基本概念設(shè)置Cache的理由：CPU與主存之間在執(zhí)行速度上存在較大差異；高速存儲器芯片的價格較高；設(shè)置Cache的條件：程序的局部性原理時間局部性：最近的訪問項可能在不久的將來再次被訪問空間局部性：一個進(jìn)程所訪問的各項，其地址彼此很接近34Cache的工作原理CPUCache主存DBDBDB命中存在不命中35Cache的命中率訪問內(nèi)存時，CPU首先訪問Cache，找到則

“命中”，否則為“不命中”。命中率影響系統(tǒng)的平均存取速度。Cache存儲器系統(tǒng)的平均存取速度=

Cache存取速度×命中率+RAM存取速度×不命中率Cache與內(nèi)存的空間比一般為：112836Cache的讀寫操作讀操作寫操作貫穿讀出式旁路讀出式寫穿式回寫式37貫穿讀出式CPUCache主存CPU對主存的所有數(shù)據(jù)請求都首先送到Cache，

在Cache中查找。若命中，切斷CPU對主存的請求，并將數(shù)據(jù)送出；

如果不命中，則將數(shù)據(jù)請求傳給主存。38旁路讀出式CPU向Cache和主存同時發(fā)出數(shù)據(jù)請求。命中，則Cache將數(shù)據(jù)回送給CPU，并同時中斷CPU對主

存的請求；若不命中，則Cache不做任何動作，由CPU直接訪問主存CPUCache主存39寫穿式從CPU發(fā)出的寫信號送Cache的同時也寫入主存。CPUCache主存40回寫式（寫更新）數(shù)據(jù)一般只寫到Cache，當(dāng)Cache中的數(shù)據(jù)被再次更新時，將原更新的數(shù)據(jù)寫入主存相應(yīng)單元，并接受新的數(shù)據(jù)。CPUCache主存更新寫入41Cache的分級體系結(jié)構(gòu)一級Cache：容量一般為8KB---64KB一級Cache集成在CPU片內(nèi)。L1Cache分為指令Cache和數(shù)據(jù)Cache。使指令和數(shù)據(jù)的訪問互不影響。指令Cache用于存放預(yù)取的指令。數(shù)據(jù)Cache中存放指令的操作數(shù)。

二級Cache：容量一般為128KB---2MB在PentiumⅡ之后的微處理器芯片上都配置了二級Cache，其工作頻率與CPU內(nèi)核的頻率相同。42Cache的分級體系結(jié)構(gòu)系統(tǒng)中的二級CacheCPUL1CacheL2Cache速度和存儲容量兼?zhèn)涮岣叽嫒∷俣戎鞔嫣峁┐鎯θ萘?3IBMPC/XT存儲器的空間分配00000H9