內(nèi)存(圖文并茂)

內(nèi)存內(nèi)存固定卡口金手指內(nèi)存顆粒內(nèi)存腳定位缺口SPD內(nèi)存的外觀圖：內(nèi)存顆粒（奇偶檢驗(yàn)）例：samsungk4h280838b-tcb0主要含義：第1位——芯片功能k，代表是內(nèi)存芯片。第2位——芯片類型4，代表dram。第3位——芯片的更進(jìn)一步的類型說(shuō)明，s代表sdram、h代表ddr、g代表sgram。第4、5位——容量和刷新速率，容量相同的內(nèi)存采用不同的刷新速率，也會(huì)使用不同的編號(hào)。64、62、63、65、66、67、6a代表64mbit的容量；28、27、2a代表128mbit的容量；56、55、57、5a代表256mbit的容量；51代表512mbit的容量。第6、7位——數(shù)據(jù)線引腳個(gè)數(shù)，08代表8位數(shù)據(jù)；16代表16位數(shù)據(jù)；32代表32位數(shù)據(jù)；64代表64位數(shù)據(jù)。第11位——連線“-”。第14、15位——芯片的速率，如60為6ns；70為7ns；7b為7.5ns(cl=3)；7c為7.5ns(cl=2)；80為8ns；10為10ns(66mhz)。一條三星ddr內(nèi)存，使用16片samsungk4h280838b-tcb0顆粒封裝。顆粒編號(hào)第4、5位“28”代表該顆粒是128mbits，第6、7位“08”代表該顆粒是8位數(shù)據(jù)帶寬，這樣我們可以計(jì)算出該內(nèi)存條的容量是128mbits（兆數(shù)位）×16片/8bits=256mb（兆字節(jié)）。注：“bit”為“數(shù)位”，“b”即字節(jié)“byte”，一個(gè)字節(jié)為8位則計(jì)算時(shí)除以8。關(guān)于內(nèi)存容量的計(jì)算，文中所舉的例子中有兩種情況：一種是非ecc內(nèi)存，每8片8位數(shù)據(jù)寬度的顆粒就可以組成一條內(nèi)存；另一種ecc內(nèi)存，在每64位數(shù)據(jù)之后，還增加了8位的ecc校驗(yàn)碼。通過(guò)校驗(yàn)碼，可以檢測(cè)出內(nèi)存數(shù)據(jù)中的兩位錯(cuò)誤，糾正一位錯(cuò)誤。所以在實(shí)際計(jì)算容量的過(guò)程中，不計(jì)算校驗(yàn)位，具有ecc功能的18片顆粒的內(nèi)存條實(shí)際容量按16乘。在購(gòu)買時(shí)也可以據(jù)此判定18片或者9片內(nèi)存顆粒貼片的內(nèi)存條是ecc內(nèi)存。內(nèi)存簡(jiǎn)介

內(nèi)存，通常叫內(nèi)存條，是用于存放當(dāng)前待處理和日常信息的半導(dǎo)體芯片。因?yàn)橛?jì)算機(jī)系統(tǒng)中CPU工作時(shí)要與其他設(shè)備進(jìn)行數(shù)據(jù)交換，但其他設(shè)備的速度卻大大低于CPU的速度，如各種板卡、硬盤等，所以就需要一種工作效率較快的設(shè)備在其中完成數(shù)據(jù)暫時(shí)存儲(chǔ)和交換工作，這便是內(nèi)存的作用，內(nèi)存最常扮演的角色就是為硬盤與CPU傳遞數(shù)據(jù)之用。內(nèi)存芯片內(nèi)存芯片也就是常說(shuō)的內(nèi)存顆粒，是整條內(nèi)存的關(guān)鍵部件。內(nèi)存顆粒是內(nèi)存的性能、速度、容量的決定因素。SPDSPD是從PC100時(shí)代誕生的一個(gè)小芯片，共有8個(gè)引腳，它實(shí)際上是一個(gè)EEOROM可擦寫存儲(chǔ)器，它的容量有256字節(jié)，可以寫入一點(diǎn)信息，包括內(nèi)存的標(biāo)準(zhǔn)工作狀態(tài)、速度、響應(yīng)時(shí)間等，以協(xié)調(diào)計(jì)算機(jī)系統(tǒng)更好地工作。內(nèi)存固定卡口內(nèi)存插到主板上后，主板上的插槽會(huì)有兩個(gè)卡口扣住內(nèi)存，這個(gè)缺口是用于內(nèi)存固定。內(nèi)存固定卡口金手指

一根根黃色的接觸點(diǎn)是內(nèi)存與主板內(nèi)存插槽接觸的部分，數(shù)據(jù)就是靠它們來(lái)傳輸?shù)?，通常稱為金手指。金手指內(nèi)存腳定位缺口

內(nèi)存的腳上有這樣一到兩個(gè)缺口，這個(gè)缺口一是用來(lái)防止內(nèi)存插反的（通常處于不對(duì)稱位置）;二是用來(lái)區(qū)分不同的內(nèi)存。內(nèi)存腳定位缺口奇偶校驗(yàn)與ECC內(nèi)存

ECC的英文全稱是“ErrorCheckingandCorrecting”（錯(cuò)誤檢查和糾正），從這個(gè)名稱就可以看出它的主要功能就是“發(fā)現(xiàn)并糾正錯(cuò)誤”。

是整個(gè)計(jì)算機(jī)系統(tǒng)在工作時(shí)更趨于安全穩(wěn)定。為了能檢測(cè)和糾正內(nèi)存軟錯(cuò)誤，首先出現(xiàn)的是內(nèi)存“奇偶校驗(yàn)”。內(nèi)存中最小的單位是比特，也稱為“位”，位有只有兩種狀態(tài)分別以1和0來(lái)標(biāo)示，每8個(gè)連續(xù)的比特叫做一個(gè)字節(jié)（byte）。不帶奇偶校驗(yàn)的內(nèi)存每個(gè)字節(jié)只有8位，如果其某一位存儲(chǔ)了錯(cuò)誤的值，就會(huì)導(dǎo)致其存儲(chǔ)的相應(yīng)數(shù)據(jù)發(fā)生變化，進(jìn)而導(dǎo)致應(yīng)用程序發(fā)生錯(cuò)誤。而奇偶校驗(yàn)就是在每一字節(jié)（8位）之外又增加了一位作為錯(cuò)誤檢測(cè)位。在某字節(jié)中存儲(chǔ)數(shù)據(jù)之后，在其8個(gè)位上存儲(chǔ)的數(shù)據(jù)是固定的，因?yàn)槲恢荒苡袃煞N狀態(tài)1或0，假設(shè)存儲(chǔ)的數(shù)據(jù)用位標(biāo)示為1、1、1、0、0、1、0、1，那么把每個(gè)位相加（1＋1＋1＋0＋0＋1＋0＋1＝5），結(jié)果是奇數(shù)，那么在校驗(yàn)位定義為1，反之為0。當(dāng)CPU讀取存儲(chǔ)的數(shù)據(jù)時(shí)，它會(huì)再次把前8位中存儲(chǔ)的數(shù)據(jù)相加，計(jì)算結(jié)果是否與校驗(yàn)位相一致。從而一定程度上能檢測(cè)出內(nèi)存錯(cuò)誤，奇偶校驗(yàn)只能檢測(cè)出錯(cuò)誤而無(wú)法對(duì)其進(jìn)行修正，同時(shí)雖然雙位同時(shí)發(fā)生錯(cuò)誤的概率相當(dāng)?shù)?，但奇偶校?yàn)卻無(wú)法檢測(cè)出雙位錯(cuò)誤。內(nèi)存的分類我們通常所說(shuō)的內(nèi)存就是指RAM，根據(jù)結(jié)構(gòu)和工作原理RAM又可分為兩類：靜態(tài)RAM（StaticRAM）和動(dòng)態(tài)RAM（DynamicRAM）。我們現(xiàn)在使用的RAM基本都是動(dòng)態(tài)RAM，其大致可分為一下幾種類型：FPM(FastPageMode)內(nèi)存FPM(快頁(yè)模式)是較早的個(gè)人計(jì)算機(jī)普遍使用的內(nèi)存，它每隔3個(gè)時(shí)鐘脈沖周期傳送一次數(shù)據(jù)?，F(xiàn)在已很少見(jiàn)到使用這種內(nèi)存的計(jì)算機(jī)系統(tǒng)了EDO(ExtendedDataOut)內(nèi)存EDO(擴(kuò)展數(shù)據(jù)輸出)內(nèi)存取消了主板與內(nèi)存兩個(gè)存儲(chǔ)周期之間的時(shí)間間隔，每隔2個(gè)時(shí)鐘脈沖周期傳輸一次數(shù)據(jù)，大大地縮短了存取時(shí)間，使存取速度提高30％，達(dá)到60ns。EDO內(nèi)存主要用于72線的SIMM內(nèi)存條，以及采用EDO內(nèi)存芯片的PCI顯示卡。SDRAM(SynchronousDRAM)內(nèi)存

SDRAM(同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)是目前奔騰計(jì)算機(jī)系統(tǒng)普遍使用的內(nèi)存形式。SDRAM將CPU與RAM通過(guò)一個(gè)相同的時(shí)鐘鎖在一起，使RAM和CPU能夠共享一個(gè)時(shí)鐘周期，以相同的速度同步工作，與EDO內(nèi)存相比速度能提高50％。RDRAM(RambusDRAM)內(nèi)存

RDRAM(存儲(chǔ)器總線式動(dòng)態(tài)隨機(jī)存儲(chǔ)器)是Rambus公司開(kāi)發(fā)的具有系統(tǒng)帶寬、芯片到芯片接口設(shè)計(jì)的新型DRAM，它能在很高的頻率范圍下通過(guò)一個(gè)簡(jiǎn)單的總線傳輸數(shù)據(jù)，同時(shí)使用低電壓信號(hào)，在高速同步時(shí)鐘脈沖的兩邊沿傳輸數(shù)據(jù)。DDR內(nèi)存DDR=DoubleDataRate雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。嚴(yán)格的說(shuō)DDR應(yīng)該叫DDRSDRAM，人們習(xí)慣稱為DDR；DDR內(nèi)存的頻率可以用工作頻率和等效頻率兩種方式表示，工作頻率是內(nèi)存顆粒實(shí)際的工作頻率，但是由于DDR內(nèi)存可以在脈沖的上升和下降沿都傳輸數(shù)據(jù)，因此傳輸數(shù)據(jù)的等效頻率是工作頻率的兩倍。DDR2內(nèi)存

DDR2是DDRSDRAM內(nèi)存的第二代產(chǎn)品。它在DDR內(nèi)存技術(shù)的基礎(chǔ)上加以改進(jìn)，從而其傳輸速度更快（可達(dá)667MHZ），耗電量更低，散熱性能更優(yōu)良.它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同就是，雖然同是采用了在時(shí)鐘的上升/下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞剑簿褪钦f(shuō):DDR2內(nèi)存每個(gè)時(shí)鐘能夠以4倍外部總線的速度讀/寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運(yùn)行。

FlashMemory

FlashMemory(閃速存儲(chǔ)器)是一種新型半導(dǎo)體存儲(chǔ)器，主要特點(diǎn)是在不加電的情況下長(zhǎng)期保持存儲(chǔ)的信息。就其本質(zhì)而言，F(xiàn)lashMemory屬于EEPROM(電擦除可編程只讀存儲(chǔ)器)類型，既有ROM的特點(diǎn)，又有很高的存取速度，而且易于擦除和重寫，功耗很小。內(nèi)存的工作原理1.內(nèi)存尋址首先，內(nèi)存從CPU獲得查找某個(gè)數(shù)據(jù)的指令，然后再找出存取資料的位置時(shí)（這個(gè)動(dòng)作稱為“尋址”），它先定出橫坐標(biāo)（也就是“列地址”）再定出縱坐標(biāo)（也就是“行地址”），這就好像在地圖上畫個(gè)十字標(biāo)記一樣，非常準(zhǔn)確地定出這個(gè)地方。對(duì)于電腦系統(tǒng)而言，找出這個(gè)地方時(shí)還必須確定是否位置正確，因此電腦還必須判讀該地址的信號(hào)，橫坐標(biāo)有橫坐標(biāo)的信號(hào)（也就是RAS信號(hào)，RowAddressStrobe）縱坐標(biāo)有縱坐標(biāo)的信號(hào)（也就是CAS信號(hào)，ColumnAddressStrobe），最后再進(jìn)行讀或?qū)懙膭?dòng)作。因此，內(nèi)存在讀寫時(shí)至少必須有五個(gè)步驟：分別是畫個(gè)十字（內(nèi)有定地址兩個(gè)操作以及判讀地址兩個(gè)信號(hào)，共四個(gè)操作）以及或讀或?qū)懙牟僮?，才能完成?nèi)存的存取操作。2.內(nèi)存?zhèn)鬏敒榱藘?chǔ)存資料，或者是從內(nèi)存內(nèi)部讀取資料，CPU都會(huì)為這些讀取或?qū)懭氲馁Y料編上地址（也就是我們所說(shuō)的十字尋址方式），這個(gè)時(shí)候，CPU會(huì)通過(guò)地址總線（AddressBus）將地址送到內(nèi)存，然后數(shù)據(jù)總線（DataBus）就會(huì)把對(duì)應(yīng)的正確數(shù)據(jù)送往微處理器，傳回去給CPU使用。3.存取時(shí)間

所謂存取時(shí)間，指的是CPU讀或?qū)憙?nèi)存內(nèi)資料的過(guò)程時(shí)間，也稱為總線循環(huán)（buscycle）。以讀取為例，從CPU發(fā)出指令給內(nèi)存時(shí)，便會(huì)要求內(nèi)存取用特定地址的特定資料，內(nèi)存響應(yīng)CPU后便會(huì)將CPU所需要的資料送給CPU，一直到CPU收到數(shù)據(jù)為止，便成為一個(gè)讀取的流程。因此，這整個(gè)過(guò)程簡(jiǎn)單地說(shuō)便是CPU給出讀取指令，內(nèi)存回復(fù)指令，并丟出資料給CPU的過(guò)程。我們常說(shuō)的6ns（納秒，秒－9）就是指上述的過(guò)程所花費(fèi)的時(shí)間，而ns便是計(jì)算運(yùn)算過(guò)程的時(shí)間單位。我們平時(shí)習(xí)慣用存取時(shí)間的倒數(shù)來(lái)表示速度，比如6ns的內(nèi)存實(shí)際頻率為1／6ns＝166MHz（如果是DDR就標(biāo)DDR333，DDR2就標(biāo)DDR2667）。4.內(nèi)存延遲內(nèi)存的延遲時(shí)間(也就是所謂的潛伏期，從FSB到DRAM)等于下列時(shí)間的綜合：FSB同主板芯片組之間的延遲時(shí)間(±1個(gè)時(shí)鐘周期)，芯片組同DRAM之間的延遲時(shí)間(±1個(gè)時(shí)鐘周期)，RAS到CAS延遲時(shí)間：RAS(2-3個(gè)時(shí)鐘周期,用于決定正確的行地址)，CAS延遲時(shí)間(2-3時(shí)鐘周期,用于決定正確的列地址)，另外還需要1個(gè)時(shí)鐘周期來(lái)傳送數(shù)據(jù)，數(shù)據(jù)從DRAM輸出緩存通過(guò)芯片組到CPU的延遲時(shí)間(±2個(gè)時(shí)鐘周期)。一般的說(shuō)明內(nèi)存延遲涉及四個(gè)參數(shù)CAS（ColumnAddressStrobe行地址控制器）延遲，RAS（RowAddressStrobe列地址控制器）－to－CAS延遲，RASPrecharge（RAS預(yù)沖電壓）延遲，Act-to-Precharge（相對(duì)于時(shí)鐘下沿的數(shù)據(jù)讀取時(shí)間）延遲。其中CAS延遲比較重要，它反映了內(nèi)存從接受指令到完成傳輸結(jié)果的過(guò)程中的延遲。大家平時(shí)見(jiàn)到的數(shù)據(jù)3—3—3—6中，第一參數(shù)就是CAS延遲（CL＝3）。當(dāng)然，延遲越小速度越快。內(nèi)存的工作指標(biāo)內(nèi)存是計(jì)算機(jī)系統(tǒng)的主要部件之一，其性能影響著所配置計(jì)算機(jī)系統(tǒng)的性能；許多指標(biāo)都與內(nèi)存有關(guān)，加之本身的性能指標(biāo)就很多，這里只介紹幾個(gè)最常用的，也是最重要的指標(biāo)。容量?jī)?nèi)存條容量大小有多種規(guī)格，早期的30線內(nèi)存條有256K、1M、4M、8M多種容量，72線的EDO內(nèi)存則多為4M、8M、16M，而168線的SDRAM內(nèi)存大多為16M、32M、64M、128MB和512MB容量，甚至更高。

速度

內(nèi)存條的速度一般用存取一次數(shù)據(jù)的時(shí)間(單位一般用ns)來(lái)作為性能指標(biāo)，時(shí)間越短，速度就越快。普通內(nèi)存速度只能達(dá)到70ns～80ns，EDO內(nèi)存速度可達(dá)到60ns，而SDRAM內(nèi)存速度則已達(dá)到7ns。1ns=1000MHz,6ns=166MHz7ns=143MHz,10ns=100MHz

內(nèi)存的奇偶校驗(yàn)為檢驗(yàn)存取數(shù)據(jù)是否準(zhǔn)確無(wú)誤，內(nèi)存條中每8位容量能配備1位做為奇偶校驗(yàn)位，并配合主板的奇偶校驗(yàn)電路對(duì)存取的數(shù)據(jù)進(jìn)行正確校驗(yàn)。不過(guò)，而在實(shí)際使用中有無(wú)奇偶校驗(yàn)位，對(duì)系統(tǒng)性能并沒(méi)有什么影響，所以目前大多數(shù)內(nèi)存條上已不再加裝校驗(yàn)芯片。

內(nèi)存的電壓內(nèi)存的電壓是指內(nèi)存在工作時(shí)所需要的工作電壓，F(xiàn)PM內(nèi)存和EDO內(nèi)存均使用5V電壓，而SDRAM則使用3.3～3.5V之間電壓，而DDR使用2.5V電壓。

數(shù)據(jù)寬度和帶寬內(nèi)存的數(shù)據(jù)位寬度是指內(nèi)存在一個(gè)時(shí)鐘周期內(nèi)傳輸數(shù)據(jù)的位數(shù)，以“bit”為單位；內(nèi)存帶寬是指內(nèi)存的數(shù)據(jù)傳輸速率，計(jì)算方法是：運(yùn)行頻率×數(shù)據(jù)帶寬/8，之所以要除以8，是因?yàn)槊?個(gè)bit(比特)等于一個(gè)Byte(字節(jié))。

內(nèi)存的線數(shù)

內(nèi)存的線數(shù)是指內(nèi)存條與主板接觸點(diǎn)的個(gè)數(shù)，這些觸點(diǎn)就是金手指，有30線、72線、168線、184線等。72線、168線和184線內(nèi)存條數(shù)據(jù)寬度分別為8位、32位和64位。

CASCAS等待時(shí)間是指縱向地址脈沖的反應(yīng)時(shí)間,也是在一定頻率下衡量支持不同規(guī)范內(nèi)存的重要標(biāo)志之一。比如現(xiàn)在大多數(shù)的SDRAM在外頻為100MHz時(shí)都能運(yùn)行于CASLatency=2或3的模式下，這時(shí)的讀取數(shù)據(jù)的延遲時(shí)間可以是二個(gè)時(shí)鐘周期也可以是三個(gè)時(shí)鐘周期，若為二個(gè)時(shí)鐘周期就會(huì)有更高的效能。但為了使機(jī)器能工作在穩(wěn)定的情況下，有時(shí)要求CAS的值不能過(guò)小。