第五章存儲器系統(tǒng)

廣東技術(shù)師范學(xué)院電子與信息學(xué)院1第5章

存儲系統(tǒng)主要內(nèi)容：半導(dǎo)體存儲器的分類及其特點(diǎn)半導(dǎo)體存儲芯片的外部特性及其與系統(tǒng)的連接存儲器接口設(shè)計(jì)（存儲器擴(kuò)展技術(shù)）高速緩存§5.1

概述主要內(nèi)容：存儲器系統(tǒng)基本概念半導(dǎo)體存儲器的分類及特點(diǎn)兩類半導(dǎo)體存儲器的主要區(qū)別1.存儲器系統(tǒng)將兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同的存儲器用硬件、軟件或軟硬件相結(jié)合的方法連接起來———構(gòu)成存儲系統(tǒng)。系統(tǒng)的存儲速度接近最快的存儲器，容量接近最大的存儲器。存儲器系統(tǒng)在一般計(jì)算機(jī)中主要有兩種存儲系統(tǒng)Cache存儲系統(tǒng)主存儲器高速緩沖存儲器虛擬存儲系統(tǒng)主存儲器磁盤存儲器6Cache存儲器系統(tǒng)Cache（高速緩沖存儲器）速度快，容量小主內(nèi)存：速度慢，容量大Cache存儲系統(tǒng)由硬件系統(tǒng)管理。對程序員是透明的。設(shè)計(jì)目標(biāo)：提高存取速度CPUCache主存虛擬存儲器系統(tǒng)虛擬存儲器系統(tǒng)由主內(nèi)存和部分磁盤存儲器購成。虛擬存儲系統(tǒng)由操作系統(tǒng)管理，對應(yīng)用程序員透明。設(shè)計(jì)目標(biāo)：增加存儲容量2.半導(dǎo)體存儲器半導(dǎo)體存儲器由能夠表示二進(jìn)制數(shù)“0”和“1”的、具有記憶功能的半導(dǎo)體器件組成。能存放一位二進(jìn)制數(shù)的半導(dǎo)體器件稱為一個(gè)存儲元。若干存儲元構(gòu)成一個(gè)存儲單元。93.半導(dǎo)體存儲器的分類內(nèi)存儲器隨機(jī)存取存儲器（RAM）只讀存儲器（ROM）隨機(jī)存取存儲器（RAM）RAM靜態(tài)存儲器（SRAM）動態(tài)存儲器（DRAM）只讀存儲器（ROM）只讀存儲器掩模ROM一次性可寫ROMEPROMEEPROM4.半導(dǎo)體存儲器的主要技術(shù)指標(biāo)存儲容量存儲單元個(gè)數(shù)×每單元的二進(jìn)制數(shù)位數(shù)存取時(shí)間實(shí)現(xiàn)一次讀/寫所需要的時(shí)間存取周期連續(xù)啟動兩次獨(dú)立的存儲器操作所需間隔的最小時(shí)間可靠性功耗§5.2

隨機(jī)存取存儲器掌握：SRAM與DRAM的主要特點(diǎn)幾種常用存儲器芯片及其與系統(tǒng)的連接存儲器擴(kuò)展技術(shù)廣東技術(shù)師范學(xué)院電子與信息學(xué)院14

一、靜態(tài)存儲器SRAM1.SRAM的特點(diǎn)存儲元由雙穩(wěn)電路構(gòu)成主要特點(diǎn)：存儲信息穩(wěn)定存儲容量低，存取速度快，價(jià)格較高SRAM常用作高速緩沖存儲器（Cache）162.典型SRAM芯片掌握：

主要引腳功能工作時(shí)序與系統(tǒng)的連接使用廣東技術(shù)師范學(xué)院電子與信息學(xué)院17特點(diǎn)：用雙穩(wěn)態(tài)觸發(fā)器存儲信息。速度快（<5ns），不需刷新，外圍電路比較簡單，但集成度低（存儲容量小，約1Mbit/片），功耗大。在PC機(jī)中，SRAM被廣泛地用作高速緩沖存儲器Cache。對容量為M*N的SRAM芯片，其地址線數(shù)=㏒2M；數(shù)據(jù)線數(shù)=N。反之，若SRAM芯片的地址線數(shù)為K，則可以推斷其單元數(shù)為2K個(gè)。廣東技術(shù)師范學(xué)院電子與信息學(xué)院AB廣東技術(shù)師范學(xué)院電子與信息學(xué)院典型SRAM芯片CMOSRAM芯片6264（8K*8）：

主要引腳功能工作時(shí)序與系統(tǒng)的連接使用廣東技術(shù)師范學(xué)院電子與信息學(xué)院20SRAM6264芯片邏輯符號：6264D7-D0A12-A0OEWECS1CS2廣東技術(shù)師范學(xué)院電子與信息學(xué)院6264外部引線圖:

廣東技術(shù)師范學(xué)院電子與信息學(xué)院6264芯片的主要引線地址線：A0～A12數(shù)據(jù)線：D0～D7輸出允許信號：OE寫允許信號：WE選片信號：CS1、CS2廣東技術(shù)師范學(xué)院電子與信息學(xué)院236264的工作過程讀操作寫操作

廣東技術(shù)師范學(xué)院電子與信息學(xué)院寫操作的工作時(shí)序:

廣東技術(shù)師范學(xué)院電子與信息學(xué)院讀操作的工作時(shí)序:

3.半導(dǎo)體存儲器總線接口原理深入理解8088總線信號主存儲器的編址半導(dǎo)體存儲器與總線的連接方式（1）8088總線信號8088總線A19-A0A15-A0MEMR、MEMWIOR、IOW存儲器輸入/輸出RD、WR（2）微機(jī)中的主內(nèi)存微機(jī)中的主內(nèi)存可能由多片存儲芯片（存儲體）構(gòu)成；每片存儲器芯片（每個(gè)存儲體）上都含若干存儲單元，每個(gè)存儲單元在整個(gè)內(nèi)存空間中都必須具有惟一的地址。（2）微機(jī)中的主內(nèi)存微機(jī)中的主內(nèi)存可能由多片存儲芯片（存儲體）構(gòu)成；每片存儲器芯片（每個(gè)存儲體）上都含若干存儲單元，每個(gè)存儲單元在整個(gè)內(nèi)存空間中都必須具有惟一的地址。（3）存儲器編址001100001111000001011010低位地址高位地址存儲器編址片選地址（高位）片內(nèi)地址（低位）內(nèi)存地址微型機(jī)中的主存儲器采用高位地址交叉訪問方式用高位地址選擇芯片，低位地址選擇芯片內(nèi)的單元若芯片容量（單元數(shù)）為m，則：低位地址的位數(shù)=6264芯片的編址片首地址A19A12A0A19A12A00000000000000XXXXXXXXXXXXXX1111111111111片尾地址（4）存儲器與系統(tǒng)總線的連接001100001111000001011010CS00譯碼器1CS存儲器構(gòu)建原理：34高位交叉訪問存儲器的連接原理示意圖：低位地址用于選擇芯片上的單元高位地址用于選中芯片6264芯片與系統(tǒng)的連接D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號D0~D7SRAM62648088總線+5V┇4.譯碼電路將輸入的一組高位地址信號通過變換，產(chǎn)生一個(gè)有效的輸出信號，用于選中某一個(gè)存儲器芯片，從而確定了該存儲器芯片在內(nèi)存中的地址范圍。將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的輸出信號。譯碼方式全地址譯碼部分地址譯碼（1）全地址譯碼特點(diǎn)：用全部的高位地址信號作為譯碼信號；使存儲器芯片的每一個(gè)單元都占據(jù)一個(gè)唯一的內(nèi)存地址。全地址譯碼例A19A18A17A16A15A14A13&1CS11SRAM6264CS2+5V011110006264芯片全地址譯碼例片首地址A19A12A0A19A12A00000000000000111100011110001111111111111片尾地址該6264芯片的地址范圍=F0000H~F1FFFH全地址譯碼例若已知某SRAM6264芯片在內(nèi)存中的地址為：

3E000H～3FFFFH試畫出將該芯片連接到系統(tǒng)的譯碼電路。全地址譯碼例設(shè)計(jì)步驟：寫出地址范圍的二進(jìn)制表示；確定各高位地址狀態(tài)；設(shè)計(jì)譯碼器。片首地址A19A12A0A19A12A00000000000000001111100111111111111111111片尾地址全地址譯碼例A19A18A17A16A15A14A13&1CS1高位地址：0011111SRAM6264CS2+5V00111110廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院4647（2）部分地址譯碼特點(diǎn)：用部分高位地址信號（而不是全部）作為譯碼信號；使被選中存儲器芯片占有幾組不同的地址范圍。若全部高位地址信號的位數(shù)為m，譯碼信號的位數(shù)為i，則所選存儲器芯片占有的地址范圍數(shù)為：對含n個(gè)存儲芯片（存儲體）的存儲器，若采用部分地址譯碼，則高位地址的位數(shù)至少應(yīng)滿足：高位地址的位數(shù)≤廣東技術(shù)師范學(xué)院電子與信息學(xué)院部分地址譯碼例兩組地址：F0000H——F1FFFHB0000H——B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：1×110001011000，1111000廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院應(yīng)用舉例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH和78000H~79FFFH。選擇使用74LS138譯碼器構(gòu)成譯碼電路

Y0#G1Y1#G2AY2#G2BY3#Y4#AY5#BY6#CY7#片選信號輸出譯碼允許信號地址信號（接到不同的存儲體上）74LS138邏輯圖：廣東技術(shù)師范學(xué)院電子與信息學(xué)院5674LS138的真值表：（注意：輸出低電平有效）可以看出，當(dāng)譯碼允許信號有效時(shí)，Yi是輸入A、B、C的函數(shù)，即Y=f(A,B,C)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B廣東技術(shù)師范學(xué)院電子與信息學(xué)院應(yīng)用舉例(續(xù)):D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7G1G2AG2BCBA&&A19A14A13A17A16A15+5VY0下圖中A18不參與譯碼，故6264的地址范圍為：38000H~39FFFH78000H~79FFFH62645.SRAM存儲器接口設(shè)計(jì)例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH。使用74LS138譯碼器構(gòu)成譯碼電路。存儲器接口設(shè)計(jì)例由題知地址范圍：

00111000…

…

…0

00111001…

…

…1高位地址A19A12A0應(yīng)用舉例D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13

A17A16A15VCCY0二、動態(tài)隨機(jī)存儲器DRAM1.DRAM的特點(diǎn)存儲元主要由電容構(gòu)成；主要特點(diǎn)：存儲信息不穩(wěn)定，需要定時(shí)刷新。存儲容量高，存取速度較低，價(jià)格便宜。DRAM芯片主要用作主內(nèi)存。63一、DRAM的基本存儲單元DRAM基本存儲單元組成

由T與電容Cs組成，信息存儲在Cs上。當(dāng)X=1，T導(dǎo)通，電容Cs與數(shù)據(jù)線D連通。寫入時(shí)，外部數(shù)據(jù)驅(qū)動D，并由D對電容Cs充電或放電，改變其存儲的信息。讀出時(shí)，Cs經(jīng)D對數(shù)據(jù)線上的寄生電容Cd充電或放電，從而改變寄生電容Cd上的電壓，讀出所存儲的信息。因每次輸出都會使Cs上原有的電荷泄放，存儲的內(nèi)容就會被破壞，所以讀出是破壞性的。為此，每次讀出后都需要進(jìn)行再生（重新寫入）以恢復(fù)Cs上的信息。

因?yàn)镃s<<Cd，讀出時(shí)引起的數(shù)據(jù)線上的電壓變化很小，再加上噪聲的影響，需經(jīng)過靈敏度很高的讀出放大器放大和整形后才能輸出64由于基本單元電路簡單，使DRAM的集成度（集成基本存儲單元數(shù)）很高，但DRAM的附屬電路較復(fù)雜。（需讀出放大器，整形，刷新等電路）

為什么DRAM要不斷地刷新？

由于DRAM是靠電容Cs存儲信息的，Cs有電荷時(shí)為邏輯“1””，沒有電荷時(shí)為邏輯“0”。但由于任何電容都存在漏電，因此當(dāng)電容Cs存有電荷時(shí)，過一段時(shí)間由于電容的放電會導(dǎo)致電荷流失，信息也會丟失，解決的辦法是刷新，即每隔一定時(shí)間（大約1~4ms）就要刷新一次，使原來處于邏輯“1”的電容的電荷又得到補(bǔ)充，而原來處于電平“0”的電容仍保持“0”。2.典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址來確定一個(gè)單元；行列地址分時(shí)傳送，共用一組地址信號線；地址信號線的數(shù)量僅為同等容量SRAM芯片的一半。主要引線行地址選通信號。用于鎖存行地址；列地址選通信號。地址總線上先送上行地址，后送上列地址，它們分別在#RAS和#CAS有效期間被鎖存在鎖存器中。DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE=0WE=1WE：寫允許信號RAS：CAS：數(shù)據(jù)寫入數(shù)據(jù)讀出67

由于DRAM的容量較大，又不希望有太多的引腳，所以大多數(shù)DRAM芯片都采用分時(shí)復(fù)用方式傳輸?shù)刂?，將地址分為行地址和列地址兩部分分時(shí)在地址線上傳送。對本芯片用A0~A7先傳送低8位地址，再傳送高8位地址A8~A15。RAS和CAS分別為行、列地址選通信號。

工作原理數(shù)據(jù)讀出數(shù)據(jù)寫入刷新將存放于每位中的信息讀出再照原樣寫入原單元的過程工作時(shí)序69二、DRAM的引腳信號與讀寫操作下圖為DRAM的讀寫操作時(shí)序，首先在地址線上出現(xiàn)有效的行地址，然后RAS有效。經(jīng)過一段時(shí)間之后，行地址被撤銷，改送列地址，CAS有效。當(dāng)行、列地址都被鎖存到內(nèi)部的行、列地址鎖存器之后，即可根據(jù)WE信號進(jìn)行讀寫操作。3.2164A在系統(tǒng)中的連接與系統(tǒng)連接圖存儲體2164A在系統(tǒng)中的連接DRAM2164A與系統(tǒng)連接的幾點(diǎn)說明：芯片上的每個(gè)單元中只存放1位二進(jìn)制碼，每字節(jié)數(shù)據(jù)分別存放在8片芯片中；系統(tǒng)的每一次訪存操作需同時(shí)訪問8片2164A芯片，該8片芯片必須具有完全相同的地址；芯片的地址選擇是按行、列分時(shí)傳送，由系統(tǒng)的低8位送出行地址，高8位送出列地址。結(jié)論：每8片2164A構(gòu)成一個(gè)存儲體（單獨(dú)一片則無意義）；每個(gè)存儲體內(nèi)的所有芯片具有相同的地址（片內(nèi)地址），應(yīng)同時(shí)被選中，僅有數(shù)據(jù)信號由各片分別引出。廣東技術(shù)師范學(xué)院電子與信息學(xué)院722164A在系統(tǒng)中的連接

4、PC機(jī)的DRAM存儲器1、PC機(jī)中DRAM的演變

PC機(jī)的DRAM存儲器從早期的4MB、16MB、32MB、64MB到目前的128MB、256MB、512MB和1GB、2GB等。從早期的異步DRAM到后來的同步DRAM（SDRAM）。

從早期的30線、72線到后來的168線（雙邊接觸）和184線內(nèi)存條。改進(jìn)的其目的都是為了提高訪存速度和存儲容量。2、SDRAMDIMM接口信號

168線雙邊接觸內(nèi)存模塊（DIMM:DualInlineMemryModule）插槽，每側(cè)84腳，電壓3.3V，時(shí)鐘頻率有66MHz,100MHz，133MHz等。SDRAM168線有緩沖型、非緩沖型。

緩沖型：在模塊內(nèi)除了時(shí)鐘、數(shù)據(jù)線外的所有輸入信號進(jìn)行緩沖，以便驅(qū)動更多的芯片。非緩沖型：取消了模塊內(nèi)的緩沖器，提高了存取速度。

168線接口信號分為6組：?地址線A0~A13?數(shù)據(jù)線DQ0~DQ63;CB0~CB15

為糾錯碼（ECC）的校驗(yàn)比特。?控制信號線S0~S3片選信號；RAS、CAS行、列地址選通

WE寫允許；

CK0~CK3時(shí)鐘信號；

CKE0~CKE1時(shí)鐘使能信號線。

?串行存在探測（SPD）信號（SPD為一專用小芯片）

SPD在DIMM模塊上集成了一個(gè)256字節(jié)的串行E2PROM芯片，用于存儲每個(gè)模塊的各種參數(shù)，包括SDRAM的存取速度、容量、電壓、行、列地址寬度等。系統(tǒng)開機(jī)時(shí)，PC的ROMBIOS將自動讀取SPD中記錄的信息，并根據(jù)此參數(shù)配置DRAM控制器，以便達(dá)到最佳工作狀態(tài)。

SA0~SA2SPD地址輸入線

SCLSPD時(shí)鐘輸入

SDASPD串行數(shù)據(jù)輸入/輸出

?電源VDD為電源電壓（17條）VSS為信號地（18條）

?空的信號線（NC:未用）（9條）信息工程學(xué)院信息論教研室內(nèi)存條的變遷1G和2G的內(nèi)存條三、存儲器擴(kuò)展技術(shù)

（內(nèi)存儲器設(shè)計(jì)）廣東技術(shù)師范學(xué)院電子與信息學(xué)院79位擴(kuò)展——擴(kuò)展每個(gè)存儲單元的位數(shù)字?jǐn)U展——擴(kuò)展存儲單元的個(gè)數(shù)字位擴(kuò)展——二者的綜合用多片存儲芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它們在整個(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅有一片（或一組）被選中。1.存儲器擴(kuò)展用多片存儲芯片構(gòu)成一個(gè)需要的內(nèi)存空間；各存儲器芯片在整個(gè)內(nèi)存中占據(jù)不同的地址范圍；任一時(shí)刻僅有一片（或一組）被選中。存儲器芯片的存儲容量等于：

單元數(shù)×每單元的位數(shù)字節(jié)數(shù)字長擴(kuò)展單元擴(kuò)展字長位擴(kuò)展構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元的字長時(shí)——需進(jìn)行位擴(kuò)展。位擴(kuò)展：每單元字長的擴(kuò)展。位擴(kuò)展例用8片2164A芯片構(gòu)成64KB存儲器。LS158A0~A7A8~A152164A2164A2164ADBABD0D1D70000HFFFFH.…位擴(kuò)展方法：將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。位擴(kuò)展特點(diǎn)：存儲器的單元數(shù)不變，位數(shù)增加。字?jǐn)U展地址空間的擴(kuò)展芯片每個(gè)單元中的字長滿足，但單元數(shù)不滿足。擴(kuò)展原則：每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)。每個(gè)芯片必須有不同的地址范圍。芯片的片選端必須分別引出A0～A10DBABD0～D7A0~A10R/WCS2K×8D0～D7A0～A102K×8D0～D7D0～D7A0~A10CS譯碼器Y0Y1高位地址R/W字?jǐn)U展示意圖:字?jǐn)U展例用兩片64K×8位的SRAM芯片構(gòu)成容量為128KB的存儲器兩芯片的地址范圍分別為：20000H～2FFFFH30000H～3FFFFH

字?jǐn)U展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：芯片1：0010芯片2：0011A19A18A17A16芯片1芯片2字位擴(kuò)展設(shè)計(jì)過程：根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)；進(jìn)行位擴(kuò)展以滿足字長要求；進(jìn)行字?jǐn)U展以滿足容量要求。若已有存儲芯片的容量為L×K，要構(gòu)成容量為M×N的存儲器，需要的芯片數(shù)為：

（M/L）×（N/K）廣東技術(shù)師范學(xué)院電子與信息學(xué)院89字?jǐn)U展例例：用16K*4的芯片構(gòu)成64K*8的存儲體

廣東技術(shù)師范學(xué)院電子與信息學(xué)院908088系統(tǒng)中存儲器的連接使用方法存儲器與8088系統(tǒng)總線的連接的要點(diǎn)是：存儲器的地址范圍？根據(jù)要求的地址范圍可確定用哪幾根地址線進(jìn)行片選，哪幾根地址線做片內(nèi)尋址以及如何進(jìn)行片選譯碼。系統(tǒng)總線上與存儲器有關(guān)的信號線有哪些？熟悉與存儲器有關(guān)的總線信號和存儲芯片引腳的功能。譯碼電路的構(gòu)成（譯碼器的連接方法）系統(tǒng)地址空間一般比存儲芯片的容量大（即總線中的地址線數(shù)多于存儲芯片的地址線數(shù)），物理內(nèi)存實(shí)際只占用系統(tǒng)地址空間的一小塊區(qū)域。把物理內(nèi)存分配到系統(tǒng)地址空間的哪一塊區(qū)域，取決于如何進(jìn)行地址譯碼。廣東技術(shù)師范學(xué)院電子與信息學(xué)院918088系統(tǒng)中存儲器連接涉及到的總線信號包括：地址線A19-A0數(shù)據(jù)線D7-D0存儲器讀信號MEMR#存儲器寫信號MEMW#需要考慮的存儲芯片引腳地址線An-1-A0：接地址總線的An-1-A0數(shù)據(jù)線D7-D0：接數(shù)據(jù)總線的D7-D0片選信號CS#(CE#)

(可能有多根)：接地址譯碼器的片選輸出輸出允許OE#(有時(shí)也稱為讀出允許)：接MEMR#寫入允許WE#：接MEMW#廣東技術(shù)師范學(xué)院電子與信息學(xué)院925.3只讀存儲器（ROM）掩模ROM一次性可寫ROM可讀寫ROM分類EPROM（紫外線擦除）EEPROM（電擦除）廣東技術(shù)師范學(xué)院電子與信息學(xué)院93一、EPROM特點(diǎn)：可多次編程寫入；掉電后內(nèi)容不丟失；內(nèi)容的擦除需用紫外線擦除器。廣東技術(shù)師范學(xué)院電子與信息學(xué)院94EPROM27648K×8bit芯片，其引腳與SRAM6264完全兼容地址信號：A0~A12數(shù)據(jù)信號：D0~D7輸出信號：OE片選信號：CE編程脈沖輸入：PGM廣東技術(shù)師范學(xué)院電子與信息學(xué)院2764的工作方式數(shù)據(jù)讀出編程寫入擦除標(biāo)準(zhǔn)編程方式快速編程方式編程寫入的特點(diǎn)：每出現(xiàn)一個(gè)編程負(fù)脈沖就寫入一個(gè)字節(jié)數(shù)據(jù)工作方式廣東技術(shù)師范學(xué)院電子與信息學(xué)院96二、EEPROM（E2PROM）特點(diǎn)：可在線編程寫入；掉電后內(nèi)容不丟失；電可擦除。廣東技術(shù)師范學(xué)院電子與信息學(xué)院97典型E2PROM芯片98C64A8K×8bit芯片13根地址線（A0~A12）8位數(shù)據(jù)線（D0~D7）輸出允許信號（OE）寫允許信號（WE）選片信號（CE）狀態(tài)輸出端（READY/BUSY）廣東技術(shù)師范學(xué)院電子與信息學(xué)院工作方式數(shù)據(jù)讀出編程寫入擦除字節(jié)寫入：每一次BUSY正脈沖寫入一個(gè)字節(jié)自動頁寫入：每一次BUSY正脈寫入一頁（1~32字節(jié)）字節(jié)擦除：一次擦除一個(gè)字節(jié)片擦除：一次擦除整片廣東技術(shù)師范學(xué)院電子與信息學(xué)院

3.EEPROM的應(yīng)用[例5－5]將一片98C64A接到總線上，使其地址范圍在3E000H～3FFFFH之間。并編寫程序?qū)⑿酒乃写鎯卧獙懭?6H.解：電路連接如圖5－31所示，READU/BUSY端的狀態(tài)通過一個(gè)接口電路送到CPU數(shù)據(jù)總線的D0,CPU讀入該狀態(tài)以判斷一個(gè)寫周期是否結(jié)束。READU/BUSY狀態(tài)接口地址為02EOH.廣東技術(shù)師范學(xué)院電子與信息學(xué)院100

廣東技術(shù)師范學(xué)院電子與信息學(xué)院

下面分別用延時(shí)等待的方式和查詢READY/BUSY端狀態(tài)的方式向芯片的所有單元寫入66H.程序1：用延時(shí)等待的方式。START:MOVAX,3E00MOVDS,AX;段地址送（DS)MOVSI,0000HMOVCX,2000HAGAIN:MOVAL,66HMOV[SI],ALCALLTDELAY20MSINCSILOOPAGAINHLT;第一個(gè)單元的偏移地址送（SI);芯片的存儲單元個(gè)數(shù)送（CX);寫入一個(gè)字節(jié);通用延時(shí)子程序，延時(shí)20ms;下一個(gè)存儲單元地址;若未寫完則再寫下一個(gè)字節(jié)廣東技術(shù)師范學(xué)院電子與信息學(xué)院程序2：用查詢READY/BUSY端狀態(tài)的方式。START:MOVAX,3E00HMOVDS,AXMOVSI,0000HMOVCX,2000HMOVBL,66HAGAIN:MOVDX,02E0HWAIT:INAL,DXTESTAL,01HJZWAITMOV[SI],BLINCSILOOPAGAINHLT;段地址送（DS);第一個(gè)單元的偏移地址送（SI);芯片的存儲單元個(gè)數(shù)送（CX);要寫入的數(shù)據(jù)送（BL);READY/BUSY狀態(tài)接口地址送（DX);從接口讀入READY/BUSY端的狀態(tài);可以寫入嗎？;若為低電平（表示忙）則等待;否則，寫入一個(gè)字節(jié);下一個(gè)存儲單元地址;若未寫完則再寫一個(gè)字節(jié)廣東技術(shù)師范學(xué)院電子與信息學(xué)院E2PROM的應(yīng)用可通過編寫程序?qū)崿F(xiàn)對芯片的讀寫，但每寫入一個(gè)字節(jié)都需判斷READY/BUSY端的狀態(tài)，僅當(dāng)該端為高電平時(shí)才可寫入下一個(gè)字節(jié)。104四、閃速存儲器（FLASH）閃速存儲器也稱為快閃存儲器或閃存，是一種電可擦除的非易失性只讀存儲器。其特點(diǎn)是：

1、按區(qū)塊或頁面組織；除了可進(jìn)行整個(gè)芯片的擦除和編程外，還可按字節(jié)、區(qū)快或頁面進(jìn)行擦除與編程。

2、可進(jìn)行快速頁面寫入：CPU將頁面數(shù)據(jù)按芯片存取速度（一般幾十到200ns）寫入頁緩存，再在內(nèi)部邏輯控制下，將整頁數(shù)據(jù)寫入相應(yīng)頁面，大大提高了編程速度。1053、具有內(nèi)部編程控制邏輯：寫入時(shí)，由內(nèi)部邏輯控制操作，CPU可做其他工作。（CPU通過讀出校驗(yàn)或狀態(tài)查詢獲知編程是否結(jié)束）4、具有在線系統(tǒng)編程能力：擦除與寫入無需取下。5、具有軟件和硬件保護(hù)能力：可防止有用數(shù)據(jù)被破壞。

106（一）閃存的內(nèi)部組織

1、閃存區(qū)別于其他SRAM的最大特點(diǎn)是：

①內(nèi)部設(shè)有命令寄存器和狀態(tài)寄存器，因而可通過軟件靈活控制。②采用命令方式可使閃存進(jìn)入各種不同工作狀態(tài)。如整片擦除，頁面擦除，整片編程，分頁編程，字節(jié)編程，進(jìn)入保護(hù)方式，讀識別碼等。③閃存內(nèi)部可自行產(chǎn)生編程電壓VPP。在工作狀態(tài)下，在系統(tǒng)中就可實(shí)現(xiàn)編程操作。④部分型號內(nèi)部具有狀態(tài)機(jī)和編程計(jì)時(shí)器，編程寫入可在其內(nèi)部控制下自動完成。

107

2、閃存的組織結(jié)構(gòu)按頁面組織和按區(qū)塊組織（1）按頁面組織：內(nèi)部有頁緩存，存儲體按頁面組織，頁緩存大小和存儲體的頁大小一致，可以把頁緩存內(nèi)容同時(shí)編程寫入相應(yīng)的頁內(nèi)單元，提高了編程速度。（2）按區(qū)塊組織：按區(qū)塊組織的閃存，提供字節(jié)、區(qū)塊和芯片擦除能力，編程速度較快，編程靈活性優(yōu)于頁面方式。

108（二）閃存芯片舉例

SST公司28EE020—2Mb頁面式閃存，256k8位。內(nèi)部組織為2048頁，每頁128個(gè)字節(jié)。頁面寫周期為5ms，平均寫入時(shí)間為39ns/字節(jié)。讀出時(shí)間為120~150ns，重寫次數(shù)超過10萬次，數(shù)據(jù)保持時(shí)間大于100年。對外信號：32條引腳。

A7~A17：11條行地址，決定頁位置；

A0~A6:6條列地址，決定頁內(nèi)地址。工作方式參閱教材。A7~A17A0~A6CEWEOED0~D7SST28EE020FLASH256k8109（三）閃存的應(yīng)用

閃存像RAM一樣可在線寫入數(shù)據(jù)，又具有ROM的非易失性，因而可以取代全部的UV-EPRAM和大部分的EEPROM。

①監(jiān)控程序、引導(dǎo)程序或BIOS等基本不變或不經(jīng)常改變的程序。②閃存條、閃存卡（Flashcard，U盤），數(shù)字相機(jī)，個(gè)人數(shù)字助理（PDN),MP3播放器，筆記本等輔存。即將取代軟盤存儲器和硬磁盤。（因其無機(jī)械運(yùn)動，存取速度快，體積小，可靠性高等優(yōu)點(diǎn)）

廣東技術(shù)師范學(xué)院電子與信息學(xué)院5.4高速緩存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分級體系結(jié)構(gòu)廣東技術(shù)師范學(xué)院電子與信息學(xué)院1）為什么需要高速緩存？CPU工作速度與內(nèi)存工作速度不匹配例如，800MHz的PIIICPU的一條指令執(zhí)行時(shí)間約為1.25ns，而133MHz的SDRAM存取時(shí)間為7.5ns，即83%的時(shí)間CPU都處于等待狀態(tài)，運(yùn)行效率極低。解決：CPU插入等待周期——降低了運(yùn)行速度；采用高速RAM——成本太高；在CPU和RAM之間插入高速緩存——成本上升不多、但速度可大幅度提高。廣東技術(shù)師范學(xué)院電子與信息學(xué)院2）工作原理基于程序執(zhí)行的兩個(gè)特征：程序訪問的局部性：過程、循環(huán)、子程序。數(shù)據(jù)存取的局部性：數(shù)據(jù)相對集中存儲。存儲器的訪問相對集中的特點(diǎn)使得我們可以把頻繁訪問的指令、數(shù)據(jù)存放在速度非常高（與CPU速度相當(dāng)）的SRAM——高速緩存CACHE中。需要時(shí)就可以快速地取出。廣東技術(shù)師范學(xué)院電子與信息學(xué)院DBCPUCache控制部件CacheRAMAB①送主存地址②檢索(用主存地址作為關(guān)鍵字,查找CAM)—前提：每次訪問的主存地址都保留在CAM內(nèi)。CAM—ContentAccessMemory③命中則發(fā)出讀Cache命令,從Cache取數(shù)據(jù)④不命中則發(fā)出讀RAM命令,從RAM取數(shù)據(jù)Cache的工作原理圖示廣東技術(shù)師范學(xué)院電子與信息學(xué)院取指令、數(shù)據(jù)時(shí)先到CACHE中查找：找到（稱為命中）——直接取出使用；沒找到——到RAM中取，并同時(shí)存放到CACHE中，以備下次使用。只要命中率相當(dāng)高，就可以大大提高CPU的運(yùn)行效率，減少等待?，F(xiàn)代計(jì)算機(jī)中CACHE的命中率都在90%以上。命中率影響系統(tǒng)的平均存取速度

系統(tǒng)的平均存取速度≈

Cache存取速度×命中率+RAM存取速度×不命中率廣東技術(shù)師范學(xué)院電子與信息學(xué)院例如：RAM的存取時(shí)間為8ns，CACHE的存取時(shí)間為1ns，CACHE的命中率為90%。則存儲器整體訪問時(shí)間由沒有CACHE的8ns減少為： 1ns×90%+8ns×10%=1.7ns速度提高了近4倍。在一定的范圍內(nèi)，Cache越大，命中率就越高，但相應(yīng)成本也相應(yīng)提高Cache與內(nèi)存的空間比一般為1128廣東技術(shù)師范學(xué)院電子與信息學(xué)院*Cache系統(tǒng)有三個(gè)需要解決的主要問題：主存—Cache地址變換解決：把Cache與主存都分成大小相同的頁（若主存容量為2n，Cache容量為2m，頁的大小為2p（即頁內(nèi)地址有p位），則主存的頁號共有(n-p)位，Cache頁號共有(m-p)位）這樣，主存—Cache地址變換，就是如何把主存頁映射到Cache頁上（即只映射頁號）。全相連映射——主存任意頁可映射到Cache的任意頁。這需要有一個(gè)很大的頁號映射表（共有2m-p項(xiàng)），放在CAM存儲器中。昂貴，但沖突小。直接映射——主存頁號B與Cache頁號b滿足關(guān)系：b=Bmod2m-p例如：主存0、4、8、12，…頁映射到Cache的0頁，主存1、5、9、13，…映射到Cache的1頁，依此類推。不需要頁號映射表，但沖突概率高。組相連映射——把頁分組，然后結(jié)合上面兩種方法：組間直接映射，組內(nèi)全映射。廣東技術(shù)師范學(xué)院電子與信息學(xué)院不命中時(shí)如何替換Cache內(nèi)容有以下幾種替換算法：隨機(jī)替換先進(jìn)先出FIFO最近最少使用LRU（LeastRecentlyUsed）最久沒有使用LFU（LeastFrequentlyUsed）Cache與主存的一致性兩種常用的更新算法：寫穿式（WT，WriteThrough）——同時(shí)更新回寫式（WB，WriteBack）——僅當(dāng)替換時(shí)才更新主存廣東技術(shù)師范學(xué)院電子與信息學(xué)院*Cache的讀寫操作寫操作讀操作貫穿讀出式旁路讀出式寫穿式回寫式廣東技術(shù)師范學(xué)院電子與信息學(xué)院寫穿式（WriteThrough）從CPU發(fā)出的寫信號送Cache的同時(shí)也寫入主存。CPUCache主存廣東技術(shù)師范學(xué)院電子與信息學(xué)院回寫式（WriteBack