第6章半導(dǎo)體存儲(chǔ)器

第6章半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器是一種由半導(dǎo)體器件構(gòu)成的能夠存儲(chǔ)數(shù)據(jù)、運(yùn)算結(jié)果、操作指令的邏輯部件。主要用于計(jì)算機(jī)的內(nèi)存儲(chǔ)器。本章對(duì)其特點(diǎn)、分類(lèi)、技術(shù)指標(biāo)予以簡(jiǎn)單介紹，并介紹基本存儲(chǔ)單元的組成原理，集成半導(dǎo)體存儲(chǔ)器的工作原理及功能。本章重點(diǎn)要求掌握各類(lèi)存儲(chǔ)器的特點(diǎn)、存儲(chǔ)器容量擴(kuò)展和用存儲(chǔ)器實(shí)現(xiàn)組合電路。6.1概述⒈半導(dǎo)體存儲(chǔ)器的特點(diǎn)及分類(lèi)按制造工藝的不同可把存儲(chǔ)器分成TTL型和MOS型存儲(chǔ)器兩大類(lèi)。TTL型速度快，常用作計(jì)算機(jī)的高速緩沖存儲(chǔ)器。MOS型具有工藝簡(jiǎn)單、集成度高、功耗低、成本低等特點(diǎn)，常用作計(jì)算機(jī)的大容量?jī)?nèi)存儲(chǔ)器。6.1概述⒈半導(dǎo)體存儲(chǔ)器的特點(diǎn)及分類(lèi)按存儲(chǔ)二值信號(hào)的原理不同存儲(chǔ)器分為靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器兩種。靜態(tài)存儲(chǔ)器是以觸發(fā)器為基本單元來(lái)存儲(chǔ)0和1的，在不失電的情況下，觸發(fā)器狀態(tài)不會(huì)改變；動(dòng)態(tài)存儲(chǔ)器是用電容存儲(chǔ)電荷的效應(yīng)來(lái)存儲(chǔ)二值信號(hào)的。電容漏電會(huì)導(dǎo)致信息丟失，因此要求定時(shí)對(duì)電容進(jìn)行充電或放電。按工作特點(diǎn)不同半導(dǎo)體存儲(chǔ)器分成只讀存儲(chǔ)器、隨機(jī)存取存儲(chǔ)器和順序存取存儲(chǔ)器。6.1概述⒉半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)存取容量：表示存儲(chǔ)器存放二進(jìn)制信息的多少。二值信息以字的形式出現(xiàn)。一個(gè)字包含若干位。一個(gè)字的位數(shù)稱(chēng)做字長(zhǎng)。通常，用存儲(chǔ)器的存儲(chǔ)單元個(gè)數(shù)表示存儲(chǔ)器的存儲(chǔ)容量，即存儲(chǔ)容量表示存儲(chǔ)器存放二進(jìn)制信息的多少。存儲(chǔ)容量應(yīng)表示為字?jǐn)?shù)乘以位數(shù)。選中哪些存儲(chǔ)單元，由地址譯碼器的輸出來(lái)決定。即由地址碼來(lái)決定。地址碼的位數(shù)n與字?jǐn)?shù)之間存在2n=字?jǐn)?shù)的關(guān)系。如果某存儲(chǔ)器有10個(gè)地址輸入端，那它就能存210=1024個(gè)字。6.1概述⒉半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)存取周期：存儲(chǔ)器的性能取決于存儲(chǔ)器的存取速率。存儲(chǔ)器的存取速度用存取周期或讀寫(xiě)周期來(lái)表征。把連續(xù)兩次讀（寫(xiě)）操作間隔的最短時(shí)間稱(chēng)為存取周期。6.2只讀存儲(chǔ)器半導(dǎo)體只讀存儲(chǔ)器(Read-onlyMemory,ROM)是具有n個(gè)輸入b個(gè)輸出的組合邏輯電路。地址輸入Addressinput數(shù)據(jù)輸出DataoutputCS片選控制線(xiàn)6.2只讀存儲(chǔ)器只讀存儲(chǔ)器存儲(chǔ)了一個(gè)n輸入b輸出的組合邏輯功能的真值表。2輸入4輸出組合邏輯功能表地址內(nèi)容A1

A0D3D2D1D0000110110101101101011100可以將其存儲(chǔ)在22×4的只讀存儲(chǔ)器中6.2只讀存儲(chǔ)器只讀存儲(chǔ)器是一種組合電路，當(dāng)信息被加工時(shí)或被編程時(shí)，認(rèn)為信息是存儲(chǔ)在ROM中。其特點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，電路形式和規(guī)格比較統(tǒng)一，在操作過(guò)程中只能讀出信息不能寫(xiě)入。通常用其存放固定的數(shù)據(jù)和程序，如計(jì)算機(jī)系統(tǒng)的引導(dǎo)程序、監(jiān)控程序、函數(shù)表、字符等。只讀存儲(chǔ)器為非易失性存儲(chǔ)器(nonvolatilememory)，去掉電源，所存信息不會(huì)丟失。分類(lèi)ROM按存儲(chǔ)內(nèi)容的寫(xiě)入方式，可分為固定ROM可編程序只讀存儲(chǔ)器(ProgrammableReadOnlyMemory，簡(jiǎn)稱(chēng)PROM)可擦除可編程序只讀存儲(chǔ)器(ErasableProgrammableReadOnlyMemory，簡(jiǎn)稱(chēng)EPROM)。⒈固定只讀存儲(chǔ)器ROM固定ROM，在制造時(shí)根據(jù)特定的要求做成固定的存儲(chǔ)內(nèi)容，出廠后，用戶(hù)無(wú)法更改，只能讀出。有TTL型和MOS型ROM兩種。⒈固定只讀存儲(chǔ)器ROMROM由地址譯碼器、存儲(chǔ)矩陣、輸出和控制電路組成，如圖6-1所示。地址譯碼器地址輸入W0……WN-1存儲(chǔ)矩陣

N×M輸出及控制電路D0DM-1……數(shù)據(jù)輸出圖6-1ROM結(jié)構(gòu)圖⒈固定只讀存儲(chǔ)器ROM圖6-2是一個(gè)4×4位的NMOS固定ROM。圖6-2NMOS固定ROMA0A1W0W1W2W3+VDDD3D2D1D0D3D2D1D011&&&&1111存儲(chǔ)矩陣輸出電路地址譯碼字線(xiàn)位線(xiàn)D3D2D1D0W3W2W1W0⒈固定只讀存儲(chǔ)器ROM圖6-3是ROM的點(diǎn)陣圖。D3D2D1D0W3W2W1W0圖6-3ROM的符號(hào)矩陣表6-1ROM中的信息表地址內(nèi)容A1

A0D3D2D1D0000110110101101101011100存儲(chǔ)矩陣的輸出和輸入是或的關(guān)系，這種存儲(chǔ)矩陣是或矩陣。地址譯碼器的輸出和輸入是與的關(guān)系，因此ROM是一個(gè)多輸入變量（地址）和多輸出變量（數(shù)據(jù)）的與或邏輯陣列。位線(xiàn)與字線(xiàn)之間邏輯關(guān)系為：D0=W0+W1

D1=W1+W3D2=W0+W2+W3D3=W1+W3⒉可編程只讀存儲(chǔ)器(PROM)PROM的存儲(chǔ)內(nèi)容可以由使用者編制寫(xiě)入，但只能寫(xiě)入一次，一經(jīng)寫(xiě)入就不能再更改。PROM和ROM的區(qū)別在于ROM由廠家編程，而PROM由用戶(hù)編程。出廠時(shí)PROM的內(nèi)容全是1或全是0，使用時(shí)，用戶(hù)可以根據(jù)需要編好代碼，寫(xiě)入PROM中。⒉可編程只讀存儲(chǔ)器(PROM)圖6-4為一種PROM的結(jié)構(gòu)圖，存儲(chǔ)矩陣的存儲(chǔ)單元由雙極型三極管和熔斷絲組成。⒊可擦可編程只讀存儲(chǔ)器(EPROM)PROM只能寫(xiě)一次的原因是熔絲斷了，不能再接通。EPROM的存儲(chǔ)內(nèi)容可以改變，但EPROM所存內(nèi)容的擦除或改寫(xiě)，需要專(zhuān)門(mén)的擦抹器和編程器實(shí)現(xiàn)。在工作時(shí)，也只能讀出。⒊可擦可編程只讀存儲(chǔ)器(EPROM)可擦除可編程存儲(chǔ)器又可以分為：光可擦除可編程存儲(chǔ)器UVEPROM(Ultra—VioletErasableProgrammableRead－OnlyMemory)⒊可擦可編程只讀存儲(chǔ)器(EPROM)可擦除可編程存儲(chǔ)器又可以分為：電可擦除可編程存儲(chǔ)器E2PROM(ElectricalErasableProgrammableRead－OnlyMemory)快閃存儲(chǔ)器(FlashMemory)等?？扉W存儲(chǔ)器以其高集成度、大容量、低成本和使用方便等優(yōu)點(diǎn)得到廣泛應(yīng)用。例如在一些較新的計(jì)算機(jī)主板上采用FlashROMBIOS，會(huì)使得BIOS升級(jí)變得非常方便。例6-1試用ROM設(shè)計(jì)一個(gè)能實(shí)現(xiàn)函數(shù)y=x2的運(yùn)算表電路，x的取值范圍為0~15的正整數(shù)。解：因?yàn)樽宰兞縳的取值范圍為0~15的正整數(shù)，所以應(yīng)用4位二進(jìn)制正整數(shù)，用B=B3B2B1B0表示，而y的最大值是225，可以用8位二進(jìn)制數(shù)Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。根據(jù)y=x2的關(guān)系可列出Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0與B3、B2、B1、B0之間的關(guān)系如表6-2所示。例6-10149162536496481100121144169196225十進(jìn)制數(shù)注00000000000000010000010000001001000100000001100100100100001100010100000001010001011001000111100110010000101010011100010011100001Y7Y6Y5Y4Y3Y2Y1Y0輸出0000000100100011010001010110011110001001101010111100110111101111B3B2B1B0輸入例6-16.3隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM(RandomAccessMemory)可隨時(shí)從任一指定地址存入(寫(xiě)入)或取出(讀出)信息。在計(jì)算機(jī)中，RAM用作內(nèi)存儲(chǔ)器和高速緩沖存儲(chǔ)器。RAM分為靜態(tài)SRAM和動(dòng)態(tài)DRAM；靜態(tài)RAM又分為雙極型和MOS型。6.3隨機(jī)存取存儲(chǔ)器靜態(tài)RAM(StaticRAM，SRAM)一旦將1個(gè)字寫(xiě)入某個(gè)存儲(chǔ)位置中，只要不斷電，其存儲(chǔ)內(nèi)容保持不變，除非該存儲(chǔ)位置被重新寫(xiě)入信息。動(dòng)態(tài)RAM(DynamicRAM，DRAM)，必須對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行讀出和重寫(xiě)操作來(lái)周期地刷新，否則存儲(chǔ)器中的數(shù)據(jù)將會(huì)消失。6.3隨機(jī)存取存儲(chǔ)器大多數(shù)RAM在斷電后，所存儲(chǔ)的數(shù)據(jù)會(huì)消失，是易失性存儲(chǔ)器(volatilememory)。一些RAM在斷電后仍能保持存儲(chǔ)的數(shù)據(jù)不變，如老式的磁芯存儲(chǔ)器和現(xiàn)代的CMOS靜態(tài)RAM。CMOS靜態(tài)RAM含有一個(gè)壽命為10年的鋰電池。近年來(lái)，出現(xiàn)了非易失性鐵電RAM(ferroelectricRAM)，這些器件將磁元件和電元件組合在單個(gè)IC芯片上，斷電后，保持狀態(tài)不變。⒈靜態(tài)RAMRAM具有地址輸入、控制輸入、數(shù)據(jù)輸出和數(shù)據(jù)輸入。地址輸入數(shù)據(jù)輸入控制輸入數(shù)據(jù)輸出Chip-select(CS)inputOutput-enable(OE)inputWrite-enable(WE)⒈靜態(tài)RAM靜態(tài)RAM中存儲(chǔ)單元的工作原理與D鎖存器類(lèi)似，不同于邊沿式D觸發(fā)器。即無(wú)論什么時(shí)候選中WE輸入，所選存儲(chǔ)單元的鎖存器總是打開(kāi)的或是透明的，輸入數(shù)據(jù)流入或通過(guò)鎖存器。所存儲(chǔ)的實(shí)際值是在鎖存器關(guān)閉時(shí)存在的值。⒈靜態(tài)RAM靜態(tài)RAM通常只具有兩種已定義的存儲(chǔ)操作：讀當(dāng)CS和OE有效時(shí)，地址呈現(xiàn)在地址輸入端上，所選存儲(chǔ)位置上的鎖存器輸出被傳遞到DOUT。寫(xiě)地址呈現(xiàn)在地址輸入端，數(shù)據(jù)字呈現(xiàn)在DIN上，接著CS和WE有效；所選存儲(chǔ)位置上的鎖存器被打開(kāi)，輸入字被存儲(chǔ)。⒈靜態(tài)RAM靜態(tài)RAM的內(nèi)部結(jié)構(gòu)靜態(tài)RAM中的每一位存儲(chǔ)單元具有圖示電路相同功能。SRAM單元被組合成帶有附加控制邏輯的陣列中，形成完整的靜態(tài)RAM。⒈靜態(tài)RAM8×4靜態(tài)RAM的內(nèi)部結(jié)構(gòu)在讀操作中，輸出數(shù)據(jù)是地址輸入的組合函數(shù)，在輸出總線(xiàn)使能時(shí)，改變地址線(xiàn)是無(wú)損害的。讀操作的存取時(shí)間是從最后一個(gè)地址輸入變得穩(wěn)定開(kāi)始計(jì)算的。⒈靜態(tài)RAM8×4靜態(tài)RAM的內(nèi)部結(jié)構(gòu)在寫(xiě)操作中，輸入數(shù)據(jù)存儲(chǔ)在鎖存器中。在WR_L有效的瞬間不要求鎖存器的D輸入數(shù)據(jù)達(dá)到穩(wěn)定，它只需要在WR_L失效前某個(gè)時(shí)刻達(dá)到即可。⒈靜態(tài)RAM8×4靜態(tài)RAM的內(nèi)部結(jié)構(gòu)在寫(xiě)操作中，地址輸入在WR_L有效之前的一段建立時(shí)間內(nèi)必須達(dá)到穩(wěn)定，并在WR_L失效后的一段時(shí)間內(nèi)保持穩(wěn)定。否則數(shù)據(jù)可能“噴灑”在陣列的各個(gè)地方。⒈靜態(tài)RAM8×4靜態(tài)RAM的內(nèi)部結(jié)構(gòu)僅當(dāng)CS_L和WE_L同時(shí)有效時(shí)，WR_L在內(nèi)部才有效。因而一個(gè)寫(xiě)周期(writecycle)是從CS_L和WE_L有效時(shí)開(kāi)始，到二者中任一個(gè)失效時(shí)結(jié)束。⒈靜態(tài)RAMSRAM的常見(jiàn)應(yīng)用在小的微處理機(jī)系統(tǒng)中做數(shù)據(jù)存儲(chǔ)，通常是在“嵌入式”應(yīng)用中，如電話(huà)、烤爐、電子減振器等。通用計(jì)算機(jī)中常用DRAM。超快速SRAM通常在高性能計(jì)算機(jī)的“高速緩沖”存儲(chǔ)器中存儲(chǔ)常用指令和數(shù)據(jù)。⒉動(dòng)態(tài)RAMSRAM中最基本的存儲(chǔ)器單元是D鎖存器，在分立設(shè)計(jì)中需要4個(gè)門(mén)電路，在定制設(shè)計(jì)的SRAMLSI芯片中，需要4-6個(gè)晶體管實(shí)現(xiàn)。為了構(gòu)建具有較高密度的RAM，芯片設(shè)計(jì)者發(fā)明了每位只用一個(gè)晶體管的存儲(chǔ)器單元。⒉動(dòng)態(tài)RAMDRAM的結(jié)構(gòu)僅用一個(gè)晶體管構(gòu)建一個(gè)雙穩(wěn)元件是不可能的。動(dòng)態(tài)RAM(dynamicRAM，DRAM)中的存儲(chǔ)器單元是在微小的電容器上存儲(chǔ)信息，并通過(guò)一個(gè)MOS管來(lái)存取這些信息。位線(xiàn)字線(xiàn)DRAM中一位存儲(chǔ)單元通過(guò)將字線(xiàn)設(shè)置為高電平以存取這些信息。⒉動(dòng)態(tài)RAMDRAM的結(jié)構(gòu)寫(xiě)入信息時(shí)，字線(xiàn)為高電平，MOS管導(dǎo)通，對(duì)電容充電，相當(dāng)于寫(xiě)入1信息。⒉動(dòng)態(tài)RAMDRAM的結(jié)構(gòu)讀出信息時(shí)，位線(xiàn)首先被預(yù)充電到高、低電平間的中間電壓，接著將字線(xiàn)設(shè)為高電平，根據(jù)電容器的電壓是高電平還是低電平，決定被預(yù)充電的位線(xiàn)被推高一點(diǎn)還是推低一點(diǎn)。通過(guò)讀出放大器(senseamplifier)能檢測(cè)到這一微小變化，并將其恢復(fù)成相應(yīng)的0或1。注意，讀一個(gè)單元會(huì)破壞存儲(chǔ)在電容器上的原始電壓，因而數(shù)據(jù)在讀之后必須重新寫(xiě)入原來(lái)的單元。⒉動(dòng)態(tài)RAMDRAM的結(jié)構(gòu)DRAM單元中的電容器具有很少電容量，但存取它的MOS晶體管卻有很高的阻抗，因此需要相對(duì)很長(zhǎng)的時(shí)間(很多毫秒)才能使高電壓放電到低電平。⒊集成RAM簡(jiǎn)介圖6-14是Intel公司1k×4的CMOS型靜態(tài)RAM2114的結(jié)構(gòu)圖。行地址譯碼器64×64存儲(chǔ)矩陣I/O電路列地址譯碼器………………讀寫(xiě)控制A6A7A8A9A0A1A2A3A4A5X0X63B0B63Y0Y15CSR/WD0D1D2D3執(zhí)行寫(xiě)操作執(zhí)行讀操作正確使用2114RAM的關(guān)鍵是掌握各種信號(hào)的時(shí)序關(guān)系。⒊集成RAM簡(jiǎn)介如圖是Intel公司的MOS型靜態(tài)RAM2114的外引腳排列圖。⒊集成RAM簡(jiǎn)介如圖為CMOS型2k×8的靜態(tài)RAM6116外引腳排列圖。⒊集成RAM簡(jiǎn)介如圖為CMOS型8k×8的靜態(tài)RAM6264外引腳排列圖。⒋RAM的擴(kuò)展RAM的種類(lèi)很多，存儲(chǔ)容量有大有小。當(dāng)一片RAM不能滿(mǎn)足存儲(chǔ)容量需要時(shí)，就需要將若干片RAM組合起來(lái)，構(gòu)成滿(mǎn)足存儲(chǔ)容量要求的存儲(chǔ)器。RAM的擴(kuò)展分為位擴(kuò)展和字?jǐn)U展兩種。⒋RAM的擴(kuò)展⑴位擴(kuò)展字?jǐn)?shù)滿(mǎn)足要求，而位數(shù)不夠時(shí)，應(yīng)采用位擴(kuò)展。實(shí)現(xiàn)位擴(kuò)展的原則是：①多個(gè)單片RAM的I/O端并行輸出。②多個(gè)RAM的CS接到一起，作為RAM的片選端（同時(shí)被選中）；③地址端對(duì)應(yīng)接到一起，作為RAM的地址輸入端。④多個(gè)單片RAM的R/W端接到一起，作為RAM的讀/寫(xiě)控制端（讀/寫(xiě)控制端只能有一個(gè)）；⒋RAM的擴(kuò)展⑴位擴(kuò)展圖6-15RAM位擴(kuò)展接線(xiàn)圖CSR/WA0A1A7I/O1I/O2I/O3I/O4CS256×1位RAM(1)A0A1…A7R/WCS256×1位RAM(2)A0A1…A7R/WCS256×1位RAM(3)A0A1…A7R/W256×1位RAM(4)A0A1…A7R/WCS⒋RAM的擴(kuò)展⑵字?jǐn)U展在RAM的數(shù)據(jù)位的位數(shù)足夠，而字?jǐn)?shù)達(dá)不到要求時(shí)，需要進(jìn)行字?jǐn)U展。字?jǐn)?shù)增加，地址線(xiàn)數(shù)相應(yīng)增加。如256×8位RAM的地址線(xiàn)數(shù)為8條，而1024×8位RAM的地址線(xiàn)數(shù)為10條。

⒋RAM的擴(kuò)展實(shí)現(xiàn)字?jǐn)U展的原則是：①多個(gè)單片RAM的I/O端并接，作為RAM的I/O端②多片構(gòu)成字?jǐn)U展之后，每次訪(fǎng)問(wèn)只能選中一片，選中哪一片，由字?jǐn)U展后多出的地址線(xiàn)決定。多出的地址線(xiàn)經(jīng)輸出低有效的譯碼器譯碼，接至各片RAM的CS端；③地址端對(duì)應(yīng)接到一起，作為低位地址輸入端。④R/W端接到一起作為RAM的讀/寫(xiě)控制端（讀寫(xiě)控制端只能有一個(gè)）；⒋RAM的擴(kuò)展R/WA0A1A7256×8位RAM(1)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(2)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(3)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(4)A0A1…A7R/WCSI/O1I/O8I/O4A8A9F0F1F2F32線(xiàn)-4線(xiàn)譯碼器例6-1試用1024×4位RAM實(shí)現(xiàn)4096×8位存儲(chǔ)器。解：4096×8位存儲(chǔ)器需1024×4位RAM的芯片數(shù)根據(jù)2n=字?jǐn)?shù)，求得4096個(gè)字的地址線(xiàn)數(shù)n=12，兩片1024×4位RAM并聯(lián)實(shí)現(xiàn)了位擴(kuò)展，達(dá)到8位的要求。地址線(xiàn)A11、A10接譯碼器輸入端，譯碼器的每一條輸出線(xiàn)對(duì)應(yīng)接到2片1024×4位RAM的CS端。連接方式見(jiàn)圖6-17所示。例6-1例用RAM2114和74LS138組成4k×8位的存儲(chǔ)系統(tǒng)，寫(xiě)出設(shè)計(jì)思想，畫(huà)出邏輯圖。解：RAM2114的容量是1k×4位，若要組成4k×8位的存儲(chǔ)系統(tǒng)，需同時(shí)進(jìn)行字位擴(kuò)展，首先進(jìn)行用2片2114進(jìn)行位擴(kuò)展，組成1k×8的RAM，也稱(chēng)為一頁(yè)面。在位擴(kuò)展的基礎(chǔ)上用4個(gè)頁(yè)面進(jìn)行字?jǐn)U展。習(xí)題解答6-1為什么用ROM可以實(shí)現(xiàn)邏輯函數(shù)式？解：ROM的存儲(chǔ)矩陣由與陣列和或陣列組成。與陣列的輸入為地址碼，輸出為地址譯碼器的輸出，包含了全部輸入變量的最小項(xiàng)?；蜿嚵械妮敵觯〝?shù)據(jù)輸出）為最小項(xiàng)之和。這樣，用具有2n個(gè)譯碼輸出和m位數(shù)據(jù)輸出的ROM，可以得到一組最多為m個(gè)輸出的n個(gè)變量的邏輯函數(shù)。習(xí)題解答6-2已知固定ROM中存放四個(gè)四位二進(jìn)制數(shù)為0101，1010，0010，0100，試畫(huà)出ROM的結(jié)點(diǎn)圖。解：四位二進(jìn)制數(shù)0101，1010，0010，0100的結(jié)點(diǎn)圖如圖所示。

D3D2D1D0W3W2W1W0題6-2的結(jié)點(diǎn)圖習(xí)題解答6-3ROM點(diǎn)陣圖及地址線(xiàn)上波形圖如圖6-18，試畫(huà)出D3~D0線(xiàn)上的波形圖。習(xí)題解答6-3解：由題圖示ROM結(jié)點(diǎn)圖可以得到：

由表達(dá)式畫(huà)出波形圖如圖所示。習(xí)題解答6-5下列RAM各有多少條地址線(xiàn)？（1）512×2位（2）1K×8位（3）2K×1位（4）16K×1位（5）256×4位（6）64K×1位解：⑴512×2位：512=29，故有9個(gè)地址輸入端。⑵1K×8位:1K=1024=210，故有10個(gè)地址輸入端。⑶2K×1位:2K=2048=211，故有11個(gè)地址輸入端。⑷16K×1位:16K=214，故有14個(gè)地址輸入端。⑸256×4位:256=28，故有8個(gè)地址輸入端。⑹64K×1位:64K=216，故有16個(gè)地址輸入端。習(xí)題解答6-6將256×1位的RAM擴(kuò)展成下列存儲(chǔ)器：（1）2048×1位（2）256×8位