第6章 數(shù)模與模數(shù)轉(zhuǎn)換及其接口

第6章模/數(shù)與數(shù)/模轉(zhuǎn)換及其接口6.1模擬量的輸入與輸出通道6.2數(shù)/模（D/A）轉(zhuǎn)換器6.3模/數(shù)（A/D）轉(zhuǎn)換器

模擬量的輸入----為了實(shí)現(xiàn)對(duì)工業(yè)生產(chǎn)過程的計(jì)算機(jī)監(jiān)測(cè)和控制，必須將模擬量轉(zhuǎn)換為計(jì)算機(jī)可以處理的數(shù)字量，這就是模擬量的輸入。模擬量的輸出----為了實(shí)現(xiàn)控制或自動(dòng)調(diào)節(jié)，必須將數(shù)字量轉(zhuǎn)換為模擬量去驅(qū)動(dòng)執(zhí)行機(jī)構(gòu)，這就是模擬量的輸出。模擬量的輸入/輸出是微型計(jì)算機(jī)與控制對(duì)象之間的一種重要接口。6.1模擬量的輸入與輸出通道圖6.1模擬量的輸入與輸出通道結(jié)構(gòu)框圖微型計(jì)算機(jī)系統(tǒng)控制對(duì)象信號(hào)調(diào)理鎖存器D/A轉(zhuǎn)換前置放大D/A轉(zhuǎn)換接口電動(dòng)執(zhí)行閥A/D轉(zhuǎn)換接口A/D轉(zhuǎn)換采樣保持溫度變送器模擬量輸入/輸出通道模擬量輸入通道構(gòu)成----一般是由傳感器、變送器、信號(hào)調(diào)理、采樣保持和A/D轉(zhuǎn)換等組成。模擬量（analog）輸出通道構(gòu)成----一般是由D/A轉(zhuǎn)換、鎖存器和前置放大等組成;數(shù)/模轉(zhuǎn)換器的工作原理●數(shù)/模轉(zhuǎn)換器的功能是將數(shù)字量轉(zhuǎn)換成模擬量?！癜岩粋€(gè)數(shù)字量變成模擬量，就是要把每一位的代碼按照權(quán)值轉(zhuǎn)換為對(duì)應(yīng)的模擬量，再把各位所對(duì)應(yīng)的模擬量相加，其和便是數(shù)字量所對(duì)應(yīng)的模擬量?！駭?shù)字量由若干個(gè)數(shù)位構(gòu)成，每個(gè)數(shù)位都有一定的權(quán)，如8位二進(jìn)制數(shù)的最高位D7的權(quán)為27=128，只要D7=1，就表示具有了128這個(gè)數(shù)值。6.2.1D/A轉(zhuǎn)換原理6.2數(shù)/模（D/A）轉(zhuǎn)換器圖6.28位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器V+RF(R/2)27RLSBMSB0101I0V--+AvoS0S1S2S3S4S5S6S7iΣvREFI1I2I3I4I5I6I7d0d1d2d3d4d5d6d726R25R24R23R22R21R20R1.權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器因得因故2.T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器圖6.3R-2RT形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器d0d1d2d3d4d5d6d7RRRRRRRR2R2R2R2R2R2R2R2R2RLSBMSBI/21I/22I/23I/24I/25I/26I/27I/28I/21I/22I/23I/24I/25I/26I/27I/28I0101V-V+-+AvoS0S1S2S3S4S5S6S7iΣvREF因得因故（2）轉(zhuǎn)換精度●轉(zhuǎn)換精度有絕對(duì)精度和相對(duì)精度之分?！裢ǔＳ媒r(shí)間來描述DA轉(zhuǎn)換器的轉(zhuǎn)換速度。（3）轉(zhuǎn)換時(shí)間●分辨率是指D/A轉(zhuǎn)換器對(duì)模擬量的分辨能力。通常用數(shù)字量的位數(shù)來表示，如8位、10位、12位、16位、20位等。也可以用DA轉(zhuǎn)換器能分辨出來的最小輸出電壓與最大輸出電壓的比值來表示，即1/(2n-1)。（1）分辨率6.2.2D/A轉(zhuǎn)換器的主要性能指標(biāo)絕對(duì)精度：指D/A轉(zhuǎn)換器實(shí)際輸出電壓與理論值之間的誤差。由DA轉(zhuǎn)換器的增益誤差、零點(diǎn)誤差、非線性誤差和噪聲等造成。相對(duì)精度：指在滿量程校準(zhǔn)后實(shí)際輸出特征曲線之間的最大偏差，一般用該偏差與滿量程值的百分比表示。(LSB)ILE當(dāng)LE=1時(shí),輸出數(shù)據(jù)隨輸入變化(直通)。DQDQ

當(dāng)LE=0時(shí),輸出數(shù)據(jù)被鎖存。LE1&11DI7DI6DI5DI4DI3DI2DI1DI0DQDQ寄存器8位DAC轉(zhuǎn)換器8位D/A寄存器8位入輸(MSB)LE2WR2WR1CSXFERVREFIOUT2IOUT1VccRfbRfbAGNDDGND8位D/A轉(zhuǎn)換器－DAC0832芯片6.2.3典型D/A轉(zhuǎn)換器芯片圖6.6DAC0832的內(nèi)部結(jié)構(gòu)8位數(shù)字輸入端

DI0～DI7（DI0為最低位）輸入寄存器（第1級(jí)鎖存）的控制端

ILE、CS、WR1DAC寄存器（第2級(jí)鎖存）的控制端

XFER、WR2Iout1、Iout2:電流輸出端

滿足：Iout1＋I(xiàn)out2＝常量Rfb:反饋電阻引出端（電阻在芯片內(nèi)）VREF:參考電壓輸入端

＋10V～－10VAGND:模擬信號(hào)地VCC:電源電壓輸入端

＋5V～＋15VDGND:數(shù)字信號(hào)地（3）DAC0832的數(shù)字輸入雙緩沖輸入方式單緩沖輸入方式直通輸入方式兩個(gè)寄存器都處于受控（緩沖）狀態(tài)能夠?qū)σ粋€(gè)數(shù)據(jù)進(jìn)行D/A轉(zhuǎn)換的同時(shí)；輸入另一個(gè)數(shù)據(jù)LE2LE1DAC0832輸入寄存器DI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout11）雙緩沖輸入方式ILE固定接高電平，WR1、WR2與總線信號(hào)IOW相連，CS為輸入寄存器的地址譯碼信號(hào)，XFER為DAC寄存器的地址譯碼信號(hào)。RfbIout2Iout1+_ADI0DI7VoutD0D7DAC0832ILE+5V輸入寄存器端口地址DAC寄存器端口地址圖6-7a）雙緩沖輸入方式LE1＝1，或者LE2＝1兩個(gè)寄存器之一始終處于直通狀態(tài)另一個(gè)寄存器處于受控狀態(tài)（緩沖狀態(tài)）LE2LE1DAC0832輸入寄存器DI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout12）單緩沖輸入方式一般是DAC寄存器處于直通狀態(tài)，即把WR2和XFER都數(shù)字接地。此時(shí)數(shù)據(jù)只要寫入DAC芯片立刻進(jìn)行數(shù)模轉(zhuǎn)換。圖6-7b）單緩沖輸入方式RfbDI0DI7Iout2Iout1+_AVoutD0D7DAC0832ILE+5V輸入寄存器端口地址LE1＝LE2＝1輸入的數(shù)字?jǐn)?shù)據(jù)直接進(jìn)入D/A轉(zhuǎn)換器LE2LE1DAC0832輸入寄存器DI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout13）直通輸入方式CS、WR1、WR2、XFER引腳都直接接數(shù)字地，ILE引腳為高電平時(shí)，芯片處于直通狀態(tài)。此時(shí)8位數(shù)字量一旦到達(dá)DI7DI0輸入端，就立即進(jìn)行D/A轉(zhuǎn)換而輸出。RfbIout2Iout1+_ADI0DI7VoutD0D7DAC0832ILE+5V（4）DAC0832的模擬輸出單極性輸出雙極性輸出單極性輸出Vout＝－Iout1×Rfb＝－（D/28）×VREF

RfbIout2Iout1+_ADI0DI7VoutVREFD0D7DAC0832RfbVREF顯然，VOUT和D成正比關(guān)系，輸入數(shù)字量D為00H時(shí)，VOUT也為0；輸入數(shù)字量D為FFH即255時(shí)，VOUT為與VREF極性相反的最大值。圖6-8b單極性輸出單極性電壓輸出舉例設(shè)VREF＝－5VD＝FFH＝255時(shí)，最大輸出電壓：

Vmax＝（255/256）×5V＝4.98VD＝00H時(shí)，最小輸出電壓：

Vmin＝（0/256）×5V＝0VD＝01H時(shí)，一個(gè)最低有效位（LSB）電壓：

VLSB＝（1/256）×5V＝0.02VVout＝－（D/2n）×VREF雙極性輸出I1I2I1＋I(xiàn)2＝0VoutRfbIout2Iout1+_A1DI0DI7Vout1VREFD0D7DAC0832Rfb+_A2R2R2RVREF圖6-9雙極性輸出雙極性電壓輸出舉例設(shè)VREF＝5VD＝FFH＝255時(shí)，最大輸出電壓：

Vmax＝[（255－128）/128]×5V＝4.96VD＝00H時(shí)，最小輸出電壓： Vmin＝[（0－128）/128]×5V＝－5VD＝81H＝129時(shí)，一個(gè)最低有效位電壓： VLSB＝[（129－128/128]×5V＝0.04VVout＝[（D－27）/27）]×VREF2.DAC1210AGNDDGND(LSB)DQDQ

當(dāng)LE=1時(shí),輸出數(shù)據(jù)隨輸入變化(直通)。當(dāng)LE=0時(shí),輸出數(shù)據(jù)被鎖存。&11DI11DI10DI9DI8DI7DI2DI1DI0DQDQ寄存器12位DAC轉(zhuǎn)換器12位D/A鎖存器8位入輸(MSB)CSVREFIOUT2IOUT1VccRfbRfbWR1WR2XFERDDQQ鎖存器4位輸入DI3DI6DI5DI4MSBLSBB1/B2LELELE圖6-10DAC1210內(nèi)部結(jié)構(gòu)1.不帶輸入寄存器D/A轉(zhuǎn)換器的使用RfbIout2Iout1+_ADI0DI7VoutD0D7DAC0832ILE+5V74LS374CLKOCD0D7Q0Q71譯碼電路IOWAENA0A15D0D7WR1WR2XFERCS6.2.4D/A轉(zhuǎn)換器與總線的連接圖6-11不帶輸入寄存器D/A轉(zhuǎn)換器的連接2.帶輸入寄存器D/A轉(zhuǎn)換器的使用RfbIout2Iout1+_ADI0DI7Vout1DAC0832ILE+5V譯碼器IOWAENA0A15D0D7WR1WR2XFERCSRfbIout2Iout1+_ADI0DI7Vout2DAC0832ILEWR1WR2XFERCSXFERCS1CS2（1）（2）圖6-12帶輸入寄存器D/A轉(zhuǎn)換器的連接模擬輸出12位DAC第2級(jí)12位鎖存控制第1級(jí)低8位鎖存控制第1級(jí)高4位鎖存控制D0～D74位鎖存器4位鎖存器8位鎖存器8位鎖存器由同一個(gè)信號(hào)控制關(guān)鍵的2級(jí)鎖存無需輸出數(shù)據(jù)兩級(jí)鎖存接口電路MOVDX，PORT1_LMOVAL，BLOUTDX，ALMOVDX，PORT1_HMOVAL，BHOUTDX，ALMOVDX，PORT2OUTDX，AL3.D/A轉(zhuǎn)換器芯片位數(shù)超過數(shù)據(jù)總線寬度模擬輸出12位DAC第2級(jí)12位鎖存控制第1級(jí)低8位鎖存控制D0～D74位鎖存器8位鎖存器8位鎖存器由同一個(gè)信號(hào)控制關(guān)鍵的2級(jí)鎖存需要輸出高4位數(shù)據(jù)MOVDX，PORT1_LMOVAL，BLOUTDX，ALMOVDX，PORT2MOVAL，BHOUTDX，AL簡(jiǎn)化的兩級(jí)鎖存電路【例6-2】DAC0832與總線的連接如圖6-14a所示，設(shè)其輸入寄存器的地址為INR_PORT，DAC寄存器的地址為DACR_PORT，通過DAC0832輸出如圖6-14b所示的三角波，試完成相應(yīng)的程序設(shè)計(jì)。RfbIout2Iout1+_ADI0DI7VoutD0D7DAC0832ILE+5VINR_PORTDACR_PORTΔt000t0102FCFDFEFF000102vFEFDFC4.D/A轉(zhuǎn)換的應(yīng)用圖6-14DAC0832輸出三角波START:MOVAL，0UP:MOVDX，INR_PORTOUT DX，ALMOVDX，DACR_PORTOUTDX，ALCALLDELAY；延時(shí)INC AL；恢復(fù)AL為FFHJNZ UPDECALDOWN:DECALMOV DX，INR_PORTOUT DX，AL；MOVDX，DACR_PORTOUT DX，ALCALLDELAY；延時(shí)JNZ DOWNINCALJMPUP；下一個(gè)三角波START:MOVAL，0UP:MOVDX，INR_PORTOUT DX，ALMOVDX，DACR_PORTOUTDX，ALCALLDELAY；

延時(shí)INC ALJMPUP正向鋸齒波Δt000t0102FCFDFEFFv000102FCFDFEFF00HFFHSTART:MOVAL，0FFHDOWN:MOVDX，INR_PORTOUT DX，ALMOVDX，DACR_PORTOUTDX，ALCALLDELAY；

延時(shí)DEC ALJMPDOWN反向鋸齒波Δt0tFF000102vFEFDFCFF000102FEFDFC00HFFH●A/D轉(zhuǎn)換器是可將模擬信號(hào)轉(zhuǎn)換為n位二進(jìn)制數(shù)的裝置?！褫敵龅氖窃诜瞪想x散的數(shù)字量?！褫斎氲氖窃跁r(shí)間和幅值上連續(xù)變化的模擬量。6.3.1A/D轉(zhuǎn)換原理●轉(zhuǎn)換分四步進(jìn)行：采樣保持量化

編碼6.3模/數(shù)（A/D）轉(zhuǎn)換器1.采樣、保持、量化和編碼●采樣：是指將時(shí)間上連續(xù)的模擬量F(t)轉(zhuǎn)換成時(shí)間上離散（斷續(xù)變化）的模擬量，其過程可用Fs(t)=F(t)S(t)表示。S(t)為采樣脈沖序列，當(dāng)S(t)=1時(shí)，F(xiàn)s(t)=F(t)，當(dāng)S(t)=0時(shí)，F(xiàn)s(t)=0。●保持：是將采樣所得到的模擬量幅值保持下來，即在S(t)=0期間保持最后瞬時(shí)的采樣值，以使后續(xù)的AD轉(zhuǎn)換有足夠的時(shí)間進(jìn)行處理，也為了控制量化誤差。●量化：是AD轉(zhuǎn)換的核心。數(shù)字信號(hào)不僅在時(shí)間上是離散的，數(shù)值大小的變化也是不連續(xù)的，即任何一個(gè)數(shù)字量的大小只能是某個(gè)規(guī)定最小數(shù)量單位的整數(shù)倍。量化就是用這個(gè)規(guī)定的最小數(shù)量單位將數(shù)值上連續(xù)的模擬量轉(zhuǎn)換為為數(shù)值上離散的數(shù)字量。所取的最小數(shù)量大小就等于Δ?！窬幋a：就是將量化得到的數(shù)值用某種碼制表示出來，通常采用二進(jìn)制的原碼或偏移碼，也有BCD碼，或其他進(jìn)制。2.并聯(lián)比較型A/D轉(zhuǎn)換器1viQQD153VREFVREF155VREF157VREF159VREF1511VREF1513VREF15VREFRRRRRRRR/2QQDQQDQQDQQDQQDQQD11111FF7FF6FF5FF4FF3FF2FF111(22)d2d1d0電壓比較器MSBLSB(21)(20)寄存器編碼器CPC7C6C5C4C3C2C1圖6.18并聯(lián)比較型A/D轉(zhuǎn)換器速度快成本高直接比較法逐次逼近型A/D轉(zhuǎn)換器原理框圖3.逐次逼近型A/D轉(zhuǎn)換器構(gòu)成：比較器C、D/A轉(zhuǎn)換器、逐次逼近寄存器、時(shí)鐘脈沖源和控制邏輯等組成部分。緩沖寄存器控制邏輯逐次逼近寄存器8位

D/A轉(zhuǎn)換器比較器CLK啟動(dòng)信號(hào)轉(zhuǎn)換結(jié)束vcD7D6D5D4D3D2D1D0C時(shí)鐘脈沖源vi模擬輸入從最高位開始的逐位試探法4.雙積分型A/D轉(zhuǎn)換器圖6.20雙積分型A/D轉(zhuǎn)換器C控制邏輯RMSBLSBAAviS1-VREF計(jì)數(shù)器時(shí)鐘脈沖源數(shù)字量輸出轉(zhuǎn)換控制比較器模擬輸入積分器vovGS0S13.雙積分式兩個(gè)積分階段實(shí)質(zhì)是電壓/時(shí)間變換IREFIinVinVREF積分器比較器V/IV/I時(shí)鐘啟動(dòng)計(jì)數(shù)計(jì)數(shù)器數(shù)字輸出T2T1Vc固定斜率時(shí)間可變固定時(shí)間斜率可變轉(zhuǎn)換結(jié)束（3）轉(zhuǎn)換精度●轉(zhuǎn)換精度反映了A/D轉(zhuǎn)換器的實(shí)際輸出接近理論輸出的精確程度。分為絕對(duì)精度和相對(duì)精度?！袼^轉(zhuǎn)換時(shí)間是指完成一次A/D轉(zhuǎn)換所需要的時(shí)間。取決于轉(zhuǎn)換電路的類型。（4）轉(zhuǎn)換時(shí)間●分辨率是指A/D轉(zhuǎn)換器能夠分辨最小量化信號(hào)的能力。一個(gè)n位的A/D轉(zhuǎn)換器，其分辨率就是模擬輸入為滿量程的1/2n時(shí)的電平值。（1）分辨率6.3.2A/D轉(zhuǎn)換器的主要性能指標(biāo)（2）量化誤差●量化誤差是A/D轉(zhuǎn)化時(shí)取整所產(chǎn)生的固有誤差，對(duì)于四舍五入取整法，該誤差在±1/2LSB之間?！?/p>

分辨率為8位。

零偏移和滿量程誤差均小于±1/2LSB。●8路模擬量輸入通道，有通道地址鎖存和數(shù)據(jù)輸出三態(tài)鎖存功能?！竦湫娃D(zhuǎn)換時(shí)間為100μs?！窆ぷ鳒囟确秶鸀?40～

+85度?！窆臑?5mW?！?/p>

輸入電壓范圍為0～+5V?！駟我?5V電源供電。（1）主要性能（1）主要性能6.3.3典型A/D轉(zhuǎn)換器芯片1.ADC0809

ADC0809是逐次比進(jìn)行A/D轉(zhuǎn)換芯片，內(nèi)部有8路模擬開關(guān)可輸入八個(gè)模擬量，三態(tài)輸出緩沖器，可直接與CPU總線接口。ADC0809采用單一的十5V電源供電，外接工作時(shí)鐘為500kHz時(shí)，轉(zhuǎn)換時(shí)間大約為128ms，工作時(shí)鐘為640kHz時(shí)，轉(zhuǎn)換時(shí)間大約為100ms。允許模擬輸入為單極性，無需零點(diǎn)和滿刻度調(diào)節(jié)，內(nèi)部有8個(gè)鎖存器控制的模擬開關(guān)，可以通過編程選擇8個(gè)通道中的任一個(gè)。ADC0809的邏輯結(jié)構(gòu)所示，其內(nèi)部由256R電阻分壓器、樹狀模擬開關(guān)（這兩部分組成一個(gè)D/A變換器）、電壓比較器、逐次逼近寄存器、邏輯控制和定時(shí)電路組成。其基本工作原理是采用對(duì)分搜索方法逐次比較，找出最逼近于輸入模擬量的數(shù)字量。電阻分壓器需外接正負(fù)基準(zhǔn)電源VREF（+）和VREF（－）。CLOCK端外接時(shí)鐘信號(hào)，A/D轉(zhuǎn)換器的啟動(dòng)由START信號(hào)控制，轉(zhuǎn)換結(jié)束時(shí)控制電路將數(shù)字量送入三態(tài)輸出鎖存器鎖存，并產(chǎn)生轉(zhuǎn)換結(jié)束信號(hào)EOC?？刂婆c時(shí)序逐次逼近寄存器SAR電阻網(wǎng)絡(luò)電壓比較器樹狀開關(guān)ADDAADDBADDC地址鎖存有效ALE8路模擬開關(guān)START三態(tài)輸出鎖存緩沖器GND轉(zhuǎn)換結(jié)束EOCIN0IN1IN2IN3IN4IN5IN6IN7D0D1D2D3D4D5D6D7VREF（+）8路模擬信號(hào)輸入A8位A/D轉(zhuǎn)換器地址鎖存與譯碼3位地址碼輸入VREF（-）VCC輸出有效控制OE(LSB)8位數(shù)據(jù)輸出(MSB)啟動(dòng)CLOCK時(shí)鐘

ADC0809的內(nèi)部結(jié)構(gòu)

ADC0809的引腳功能ADC0809引腳如圖所示。

ADC0809引腳

ADC0809的轉(zhuǎn)換時(shí)序D0～D7OEADDA/B/CDATACLK=1/640kHz時(shí)，最大值：116s2s+8T(最大)200ns(最大)START轉(zhuǎn)換啟動(dòng)信號(hào)EOC轉(zhuǎn)換結(jié)束信號(hào)ADC0809的轉(zhuǎn)換公式輸入模擬電壓輸出數(shù)字量基準(zhǔn)電壓正極基準(zhǔn)電壓負(fù)極單極性轉(zhuǎn)換示例基準(zhǔn)電壓VREF(+)＝5V，VREF(－)＝0V輸入模擬電壓Vin＝1.5V N＝（1.5－0）÷（5－0）×256 ＝76.8≈77＝4DH雙極性轉(zhuǎn)換示例基準(zhǔn)電壓VREF(+)＝＋5V，VREF(－)＝－5V輸入模擬電壓Vin＝－1.5V N＝（－1.5＋5）÷（5＋5）×256 ＝89.6≈90＝5AH6.3.3典型A/D轉(zhuǎn)換器芯片2.AD1674AD1674是美國AD公司推出的12位逐次逼近型A/D轉(zhuǎn)換單片集成電路。該芯片內(nèi)部自帶采樣保持（SHA）、10V基準(zhǔn)電壓源、時(shí)鐘源以及可和微處理器總線直接接口的暫存/三態(tài)輸出緩沖器?！?/p>

A/D轉(zhuǎn)換器芯片的模擬輸入電壓，往往既可以是單端方式，也可以是差動(dòng)方式。這種類型的A/D芯片常用V（+）、VIN（-）或IN（+）、IN（-）表示模擬輸入端。●一種芯片，其輸出端具有可控的三態(tài)輸出門，此類芯片的輸出端可直接與數(shù)據(jù)總線相連。例如ADC0809?！窳硪环N芯片不具有三態(tài)輸出特性，或雖內(nèi)部三態(tài)門但不受外部控制，此類芯片的輸出應(yīng)經(jīng)三態(tài)緩沖電路才能與數(shù)據(jù)總線相連?！?/p>

A/D轉(zhuǎn)換器芯片的輸出方式可分為兩種：1.模擬輸入的連接2.數(shù)據(jù)輸出線與總線的連接6.3.4A/D轉(zhuǎn)換器與總線的連接●

A/D轉(zhuǎn)換器要求的啟動(dòng)信號(hào)可分為兩種形式:電平啟動(dòng)信號(hào)使用電平啟動(dòng)信號(hào)的芯片如AD570、AD572采用脈沖啟動(dòng)信號(hào)的A/D芯片，如ADC0804、ADC0809、ADC1210等脈沖啟動(dòng)信號(hào)3.A/D轉(zhuǎn)換的控制●若已知完成一次A/D轉(zhuǎn)換的時(shí)間，在發(fā)出啟動(dòng)信號(hào)并延時(shí)該時(shí)間后直接讀取轉(zhuǎn)換結(jié)果，此種方式為I/O傳輸中的無條件輸入方式。（1）固定延時(shí)方式1地址譯碼CS數(shù)字輸出IORIOW地址STARTOEADCEOC1數(shù)據(jù)啟動(dòng)允許輸出4.轉(zhuǎn)換結(jié)束與數(shù)據(jù)讀取圖6-25

A/D轉(zhuǎn)換器固定延時(shí)方式●以A/D轉(zhuǎn)換結(jié)束信號(hào)EOC作為中斷請(qǐng)求，向CPU申請(qǐng)中斷來使CPU讀取轉(zhuǎn)換的結(jié)果，此種方式為I/O傳輸中的中斷控制方式，如圖所示。（2）中斷方式INTR1地址譯碼CS數(shù)字輸出IORIOW地址STARTOEADCEOC1數(shù)據(jù)啟動(dòng)允許輸出4.轉(zhuǎn)換結(jié)束與數(shù)據(jù)讀取圖6-25

A/D轉(zhuǎn)換器中斷方式●將A/D轉(zhuǎn)換結(jié)束信號(hào)EOC作為I/O接口狀態(tài)端口的狀態(tài)位，CPU發(fā)出啟動(dòng)信號(hào)后不斷地讀取狀態(tài)端口，測(cè)試相應(yīng)的狀態(tài)位以確定轉(zhuǎn)換是否結(jié)束，此種方式為I/O傳輸中的查詢方式。（3）查詢方式1地址譯碼數(shù)字輸出IORIOW地址STARTOEADCEOC1數(shù)據(jù)啟動(dòng)允許輸出1CS1CS21EN4.轉(zhuǎn)換結(jié)束與數(shù)據(jù)讀取圖6-25

A/D轉(zhuǎn)換器查詢方式●（4）雙緩沖方式4.轉(zhuǎn)換結(jié)束與數(shù)據(jù)讀取CS+5V&1地址譯碼OE數(shù)字輸出IOR地址STARTOEADCEOC8位三態(tài)鎖存器數(shù)據(jù)圖6-25

A/D轉(zhuǎn)換器雙緩沖方式●

A/D轉(zhuǎn)換器的地線可分為兩種類型在一個(gè)系統(tǒng)中有數(shù)字量又有模擬量，就會(huì)有兩類芯片:5.地線的連接數(shù)字地模擬地

●數(shù)字電路芯片例如CPU、譯碼器、門電路等●模擬電路芯片如D/A轉(zhuǎn)換電阻網(wǎng)絡(luò)、運(yùn)放等VccD0D1D2D3D4D5D6D7D0D7PA0PA1PA2PA3PA4PA5PA6PA7IORIOWPB0PB1PB2PB3PB4PB5PB6PB78255AWRRDA1A0CSA1A00800H0803HD0D1D2D3D4D5D6D7ADDAPC7ADC0809CLKQQDQQD2MHzADDBADDCALESTARTEOCOEVccVREF(+)VREF(-)IN3GND4.7k4.7k5.A/D轉(zhuǎn)換器的應(yīng)用【例6-4】有一個(gè)ADC0809，與總線的連接如圖所示，ADC0809的數(shù)據(jù)輸出端通過8255A的PA端口與數(shù)據(jù)總線相連，其地址和ALE信號(hào)及START信號(hào)由8255A的PB端口中PB0~PB4提供，AD轉(zhuǎn)換結(jié)束信號(hào)由PC4輸入，可供CPU查詢。若已知8255A各端口的地址范圍為0800H0803H，試結(jié)合圖6-26b所示的流程圖編寫完成一次A/D轉(zhuǎn)換的程序。

ADC0809與總線的連接B8255=0800HMOVAL，10011000BMOVDX，B8255+3OUTDX，AL

MOVAL，0BHMOVDX，B8255+1OUTDX，AL

MOV