TMSC5x硬件系統(tǒng)設計

07DSP硬件系統(tǒng)設計DSP技術(shù)一個典型的DSP目標板結(jié)構(gòu)如下圖(教材P244)。（也可參考教材P198)

防混疊濾波器防混疊濾波器平滑濾波器平滑濾波器ADCADCDACDACTMS320C54x通信口控制口RAMEPROM信號預處理、MUX、程控放大等▼DSP硬件系統(tǒng)設計系統(tǒng)硬件設計過程：

確定硬件方案器件選型原理圖設計PCB圖設計硬件調(diào)試第一步：確定硬件實現(xiàn)方案；

在考慮系統(tǒng)性能指標、工期、成本、算法需求、體積和功耗核算等因素的基礎上，選擇系統(tǒng)的最優(yōu)硬件實現(xiàn)方案。

第二步：器件的選擇；一個DSP硬件系統(tǒng)除了DSP芯片外，還包括ADC、DAC、存儲器、電源、邏輯控制、通信、人機接口、總線等基本部件。①

DSP芯片的選擇

首先要根據(jù)系統(tǒng)對運算量的需求來選擇；

其次要根據(jù)系統(tǒng)所應用領(lǐng)域來選擇合適的DSP芯片；

最后要根據(jù)DSP的片上資源、價格、外設配置以及與其他元部件的配套性等因素來選擇。

②

ADC和DAC的選擇

A/D轉(zhuǎn)換器的選擇應根據(jù)采樣頻率、精度以及是否要求片上自帶采樣、多路選擇器、基準電源等因素來選擇；

D/A轉(zhuǎn)換器應根據(jù)信號頻率、精度以及是否要求自帶基準電源、多路選擇器、輸出運放等因素來選擇。

③

存儲器的選擇

常用的存儲器有SRAM、EPROM、E2PROM和FLASH等?？梢愿鶕?jù)工作頻率、存儲容量、位長(8/16/32位)、接口方式(串行還是并行)、工作電壓(5V/3V)等來選擇。

④

邏輯控制器件的選擇

系統(tǒng)的邏輯控制通常是用可編程邏輯器件來實現(xiàn)。

首先確定是采用CPLD還是FPGA；

其次根據(jù)自己的特長和公司芯片的特點選擇哪家公司的哪個系列的產(chǎn)品；

最后還要根據(jù)DSP的頻率來選擇所使用的PLD器件。⑤

通信器件的選擇

通常系統(tǒng)都要求有通信接口。

首先要根據(jù)系統(tǒng)對通信速率的要求來選擇通信方式。

然后根據(jù)通信方式來選擇通信器件。

⑥

總線的選擇

常用總線：PCI、ISA以及現(xiàn)場總線(包括CAN、3xbus等)。

可以根據(jù)使用的場合、數(shù)據(jù)傳輸要求、總線的寬度、傳輸頻率和同步方式等來選擇。⑦

人機接口

常用的人機接口主要有鍵盤和顯示器。

通過與其他單片機的通信構(gòu)成；

與DSP芯片直接構(gòu)成。

⑧

電源的選擇

主要考慮電壓的高低和電流的大小。

既要滿足電壓的匹配，又要滿足電流容量的要求。

系統(tǒng)硬件設計過程：

第三步：原理圖設計；

從第三步開始就進入系統(tǒng)的綜合。在原理圖設計階段必須清楚地了解器件的特性、使用方法和系統(tǒng)的開發(fā)，必要時可對單元電路進行功能仿真。第四步：PCB設計；

第五步：硬件調(diào)試；

▼DSP存儲器和I/O的擴展

實際應用中，由于片內(nèi)資源有限，有時需要擴展：包括片外ROM,RAM,I/O空間的使用。

外部資源訪問：1）使用1組總線2）訪問選擇：

1、片選信號（3個）；2、選通信號（2個）1、程序存儲器和數(shù)據(jù)存儲器的擴展①注意事項

選擇存儲芯片容量；

存儲器速度

選擇邏輯控制芯片，以滿足程序擴展、數(shù)據(jù)擴展和I/O擴展的兼容；

與5V存儲器擴展時，要考慮電平轉(zhuǎn)換。②FLASH存儲器

FLASH存儲器與EPROM相比，具有更高的性能價格比，而且體積小、功耗低、可電擦寫、使用方便，并且3.3V的FLASH可以直接與DSP芯片連接。教材P201方法：要求：選通信號MSTRB和片選信號PS、DS同時有效一般使用CPLD來實現(xiàn)DSP和存儲器之間的控制邏輯比較方便2、片外存儲器的連接教材P206方法：訪問片外IO空間和訪問片外存儲器的方法相同要求：選通信號IOSTRB和片選信號IS同時有效一般使用CPLD來實現(xiàn)DSP和存儲器之間的控制邏輯比較方便通用IO引腳BIO(輸入引腳）XF（輸出引腳）串口和HPI口的引腳可設置為IO引腳3、片外IO設備的連接▼模數(shù)轉(zhuǎn)換（ADC/DAC）及電路設計

在由DSP芯片組成的信號處理系統(tǒng)中，A/D和D/A轉(zhuǎn)換器是非常重要的器件。一個典型的實時信號處理系統(tǒng)如圖。放大電路抗混疊濾波器A/D轉(zhuǎn)換器DSP平滑濾波器D/A轉(zhuǎn)換器存儲器I/O口輸入輸出1.

DSP與A/D轉(zhuǎn)換器的接口

對于A/D轉(zhuǎn)換器的選擇，要考慮以下因素:

●

轉(zhuǎn)換精度●

轉(zhuǎn)換時間

●

器件價格

●

接口方式（串口/并口）●功耗、封裝形式等TLV1578是TI公司專門為DSP芯片配套制作的一種8通道10位并行A/D轉(zhuǎn)換器。它將8通道輸入多路選擇器、高速10位ADC和并行接口組合在一起，構(gòu)成10位數(shù)據(jù)采集系統(tǒng)。器件包含兩個片內(nèi)控制寄存器(CR0和CR1)，通過雙向并行端口可以控制通道選擇、軟件啟動轉(zhuǎn)換和掉電。(1)

TLV1578模數(shù)轉(zhuǎn)換器【例】TLV1578設置方式為：單通道輸入、軟件啟動、采用內(nèi)部時鐘源、時鐘設置為20MHz、二進制輸出方式。試確定控制寄存器CR0和CR1的配置。

解：單通道輸入：CR0.D3=0，CR1.D7=0；

軟件啟動：CR0.D7=1；

內(nèi)部時鐘源：CR0.D5=0；

時鐘設置20MHz：CR1.D6=1；

二進制輸出：CR1.D3=0。

控制寄存器0：CR0=001000000B=0080H；

控制寄存器1：CR1=010100000B=0140H。(2)

TLV1578與TMS320VC5402芯片的接口

①

接口連接設TLV1578采用內(nèi)部時鐘源，軟件啟動方式。占用一個I/O口地址，其地址為7FFFH。

TMS320VC5402

A15ISR/WXFD9~D0INT0≥1TLV1578CS

H0~CH7WR

REFPRD

REFMD9~D0

INT

CSTARTVREFP8路模擬輸入

對TLV1578進行初始化設置。

DSP選通TLV1578，通過數(shù)據(jù)總線向內(nèi)部控制寄存器CR0和CR1寫入控制字。

DSP等待中斷。當TLV1578完成轉(zhuǎn)換后，發(fā)出中斷請求。

DSP響應中斷。

當INT產(chǎn)生下降沿時，DSP響應中斷。

②

操作過程

DSP讀入轉(zhuǎn)換數(shù)據(jù)。執(zhí)行中斷程序，完成轉(zhuǎn)換數(shù)據(jù)的讀入，同時使RD=0，發(fā)出讀入完成信號，通知TLV1578開始下一次采樣過程。

TI公司為本公司生產(chǎn)的DSP芯片提供了多種配套的數(shù)模轉(zhuǎn)換器，根據(jù)數(shù)字信號的傳送形式不同，可分為并行和串行轉(zhuǎn)換器。2.

DSP與D/A轉(zhuǎn)換器的接口

典型的器件：TLV5619（并行）

TLV5616（串行）

TLV5616是一個串行12位電壓輸出數(shù)模轉(zhuǎn)換器,帶有靈活的4線串行接口，可以無縫連接TMS320、SPI、QSPI等串行口。輸出緩沖是2倍增益軌到軌輸出放大器，采用AB類輸出以提高穩(wěn)定性和減少建立時間。TLV5616是基于電阻網(wǎng)絡結(jié)構(gòu)的12位單電源D/A轉(zhuǎn)換器，器件由串行接口、數(shù)據(jù)鎖存器、速度/掉電邏輯、基準輸入緩沖器、電阻網(wǎng)絡和軌到軌輸出緩沖器等組成。

(3)

TLV5616轉(zhuǎn)換器

①接口連接

三線連接：TMS320VC5402

BFSX0

BDX0

BCLKX0

TLV5616

FS

VDD

DINREFIN

SCLK

OUT

CS

AGNDVDDUOUT將TLV5616的CS線直接接地，用FS、DIN、SCLK三根線與DSP串行口連接。

四線連接：TMS320VC5402

BFSX1

BDX1

BCLKX1

XF

TLV5616

FS

VDD

DIN

REFIN

SCLK

OUT

CS

AGNDVDDUOUT將TLV5616的FS、DIN、SCLK和CS四根線與DSP串行口連接。

②操作過程工作過程：

1）CS=0，使能TLV5616；2）在FS的下降沿啟動數(shù)據(jù)的移位。串行數(shù)據(jù)在SCLK的作用下,一位接一位移入串行輸入寄存器;3）當16位數(shù)據(jù)傳送完或FS變?yōu)楦唠娖綍r，串行輸入寄存器中的數(shù)據(jù)被移到數(shù)據(jù)鎖存器，對新數(shù)據(jù)進行轉(zhuǎn)換并更新輸出電壓，完成數(shù)模轉(zhuǎn)換。

▼時鐘電路的設計時鐘電路：內(nèi)部振蕩器＋鎖相環(huán)PLL。1.時鐘信號的產(chǎn)生

’C54x時鐘信號的產(chǎn)生有兩種方法：

外部時鐘源

片內(nèi)振蕩器

(1)

使用外部時鐘源將外部時鐘信號直接加到DSP芯片的X2/CLKIN引腳，而X1引腳懸空。VDD外部晶振

X2/CLKINX1外部時鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價格便宜，因而得到廣泛應用。(2)使用芯片內(nèi)部的振蕩器在芯片的X1和X2/CLKIN引腳之間接入一個晶體,用于啟動內(nèi)部振蕩器。C1=C2=20pFC1C2晶體

X1

X2/CLKIN2.鎖相環(huán)PLL鎖相環(huán)功能：倍頻、分頻，同時對時鐘信號提純，提供高穩(wěn)定的時鐘信號?！疌54x的鎖相環(huán)兩種配置形式：1）硬件配置的PLL：用于’C541、’C542、’C543、’C545和’C546；2）軟件可編程PLL：用于’C545A、’C546A、’C548、’C549、’C5402、’C5410和’C5420。

硬件配置的PLL是通過設定’C54x的3個時鐘模式引腳(CLKMD1、CLKMD2和CLKMD3)的狀態(tài)來選擇時鐘方式。(1)

硬件配置的PLL上電復位時，’C54x根據(jù)這三個引腳的電平，決定PLL的工作狀態(tài)，并啟動PLL工作。

進行硬件配置時，其工作頻率是固定的（P224)。

若不使用PLL，則對內(nèi)部或外部時鐘分頻，CPU的時鐘頻率等于內(nèi)部振蕩器頻率或外部時鐘頻率的一半；

若使用PLL，則對內(nèi)部或外部時鐘倍頻，CPU的時鐘頻率等于內(nèi)部振蕩器或外部時鐘源頻率乘以系數(shù)N，

即時鐘頻率=(PLL×N)

軟件配置的PLL具有高度的靈活性。它是利用編程對時鐘方式寄存器CLKMD的設定，來定義PLL時鐘模塊中的時鐘配置。

軟件PLL提供各種時鐘乘法器系數(shù)，并能直接接通和關(guān)斷PLL。

(2)

軟件配置的PLL

①

時鐘方式寄存器CLKMD15~121110~3210CLKMD0058HPLLMULPLLDIVPLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS用來定義PLL時鐘模塊中的時鐘配置，為用戶提供各種時鐘乘系數(shù)，并能直接通斷PLL。

PLL乘數(shù)PLL乘數(shù)PLLMULPLL除數(shù)PLL除數(shù)PLLDIVPLL計數(shù)器PLL計數(shù)器PLLCOUNTPLL通/斷位PLL通/斷位PLLON/OFF時鐘發(fā)生器選擇位時鐘發(fā)生器選擇位PLLNDIVPLL工作狀態(tài)位PLL工作狀態(tài)位PLLSTATUS

②

軟件PLL的工作方式通過軟件編程，可以使軟件PLL實現(xiàn)兩種工作方式：

PLL方式，即倍頻方式。

芯片的工作頻率等于輸入時鐘CLKIN乘以PLL的乘系數(shù)，共有31個乘系數(shù)，取值范圍為0.25~15。

DIV方式，即分頻方式。

對輸入時鐘CLKIN進行2分頻或4分頻。

②

軟件PLL的工作方式

頻率轉(zhuǎn)換方式：復位時時鐘頻率由3個時鐘引腳決定（教材P226)，復位后可以通過軟件編程改寫CLKMD寄存器的方式來改變倍頻系數(shù)。倍頻時不能直接切換倍頻系數(shù)，要先回到分頻模式，然后再改變倍頻系數(shù)

▼DSP系統(tǒng)復位電路設計

’C54x的復位輸入引腳RS為處理器提供了一種硬件初始化的方法,它是一種不可屏蔽的外部中斷,可在任何時候?qū)Α疌54x進行復位。當系統(tǒng)上電后，RS引腳應至少保持5個時鐘周期穩(wěn)定的低電平，以確保數(shù)據(jù)、地址和控制線的正確配置。復位后(RS回到高電平)，CPU從程序存儲器的FF80H單元取指，并開始執(zhí)行程序。1.

上電復位電路上電復位電路是利用RC電路的延遲特性來產(chǎn)生復位所需要的低電平時間。

由RC電路和施密特觸發(fā)器組成。TMS320C54xRS11C

RVCC74HC142.手動復位電路手動復位電路是通過上電或按鈕兩種方式對芯片進行復位。TMS320C54xRSCRVCCR1電路參數(shù)與上電復位電路相同。當按鈕閉合時，電容C通過按鈕和R1進行放電，使電容C上的電壓降為0；當按鈕斷開時，電容C的充電過程與上電復位相同，從而實現(xiàn)手動復位。3.自動復位電路自動復位電路除了具有上電復位功能外，還能監(jiān)視系統(tǒng)運行。

當系統(tǒng)發(fā)生故障或死機時可通過該電路對系統(tǒng)進行自動復位?；驹恚菏峭ㄟ^電路提供的監(jiān)視線來監(jiān)視系統(tǒng)運行。當系統(tǒng)正常運行時，在規(guī)定的時間內(nèi)給監(jiān)視線提供一個變化的高低電平信號，若在規(guī)定的時間內(nèi)這個信號不發(fā)生變化，自動復位電路就認為系統(tǒng)運行不正常，并對系統(tǒng)進行復位。由MAX706R組成的自動復位電路如圖：MAX706RMRWDOVCCRESGNDWDIPFIPFO12345678RSVCC至DSP的復位端CLK來自DSP的輸出端TMS320C54x系列DSP大部分采用低電壓供電方式，以降低DSP芯片功耗。TMS320C54x系列DSP的電源分為兩種，即內(nèi)核電源(CVDD)和I/O電源(VDD)。其中I/O電源一般采用3.3V電壓，而內(nèi)核電源為1.8V，降低內(nèi)核電壓的主要目的是降低功耗。▼DSP系統(tǒng)電源設計以TMS320VC5402為例，介紹DSP系統(tǒng)電源設計

DSP芯片采用的供電方式，主要取決于應用系統(tǒng)中提供什么樣的電源。在實際中，大部分數(shù)字系統(tǒng)所使用的電源可工作于5V或3.3V，因此有兩種產(chǎn)生芯片電源電壓的方案。

第一種方案：

5V電源通過兩個電壓調(diào)節(jié)器，分別產(chǎn)生3.3V和1.8V電壓。

電壓調(diào)節(jié)器1電壓調(diào)節(jié)器2DVDD(3.3V)CVDD(1.8V)5V

第二種方案：

電壓調(diào)節(jié)器DVDD(3.3V)CVDD(1.8V)3.3V使用一個電壓調(diào)節(jié)器，產(chǎn)生1.8V電壓，而DVDD直接取自3.3V電源。3.電源解決方案電源轉(zhuǎn)換芯片:

Maxim公司：MAX604、MAX748；

TI公司：TPS71xx、TPS72xx、TPS73xx等系列。

這些芯片可分為:線性穩(wěn)壓芯片開關(guān)電源芯片

——

使用方法簡單，電源紋波電壓較低，對系統(tǒng)的干擾較小，但功耗高。

——

電源效率高，但電源所產(chǎn)生的紋波電壓較高，容易對系統(tǒng)產(chǎn)生干擾。DSP系統(tǒng)電源方案有以下幾種：

采用3.3V單電源供電

可選用TI公司的TPS7133、TPS7233和TPS7333；Maxim公司的MAX604、MAX748。采用可調(diào)電壓的單電源供電

可選用TI公司的TPS7101、TPS7201和TPS7301。

采用雙電源供電

可選用TI公司的TPS73HD301、TPS73HD325、TPS73HD318等芯片。①

采用3.3V單電源供電由MAX748芯片構(gòu)成的電源。

V+MAX748V+SHENV+REFLXNCLXNCLXNCGNDSSGNDCCOUTVcc1000pF0.047F330pF22H22H+3.3V12345678910111213141516

電源電壓：3.3V

最大電流：2A②

采用可調(diào)電壓的單電源供電

TI公司的TPS7101、TPS7201和TPS7301等芯片提供了可調(diào)節(jié)的輸出電壓，其調(diào)節(jié)范圍為1.2V~9.75V，可通過改變兩個外接電阻阻值來實現(xiàn)。TPS7301INRESETENOUTFBGND

VI250k0.1FR1R210FCSR=1至系統(tǒng)復位V0>2.7V<0.5V

Vref為基準電壓，典型值為1.182V。R1和R2為外接電阻，通常所選擇的阻值使分壓器電流近似為7A。③

采用雙電源供電由TPS73HD318芯片組成的雙電源電路。NC1RESETNCNC1GNDNC1ENFB/SENSE1IN1OUT1IN1OUTNC2RESETNCNC2GNDNC2EN2SENSE2IN2OUT2IN2OUTNCNCNCNCC333F3.3V1234567910111213171516814CVDD

TMS320VC5402DVDDGND&18192021222324252627281.8VD2D3C233FC11FC01F5VR1100kR2100kPGRESETtoDSPTPS73HD318DL5817DL4148DL4148D1▼DSP的電平轉(zhuǎn)換電路設計TMS320C54x系列DSPI/O的工作電壓是3.3V，在設計DSP系統(tǒng)時，除了DSP芯片外，必須設計DSP芯片與其他外圍芯片的接口，如果外圍芯片的工作電壓也是都是3.3V，那么就可以直接連接。但是，由于現(xiàn)有很多外圍芯片的工作電壓都是5V，如EPROM、SRAM、A/D、D/A轉(zhuǎn)換芯片。因此就存在如何將3.3VDSP芯片與這些5V供電芯片可靠接口的問題。5V5V3.3V4.43.52.51.50.5000.40.81.52.02.40.40.81.52.02.40VCCVOHVIHVTVILVOLGNDVCCVOHVIHVTVILVOLGNDVCCVOHVIHVTVILVOLGND5V

CMOS5V

TTL標準TTL3.3V

TTLLVT,LVC,LVVOH:

輸出高電平的下限值；VOL:

輸出低電平的上限值；VIH:

輸入高電平的下限值；VIL:

輸入低電平的上限值。5V

TTL和3.3V

TTL:

轉(zhuǎn)換標準相同5V

CMOS和3.3V

TTL:

存在電平匹配的問題根據(jù)不同的應用場合，3.3V與5V電平轉(zhuǎn)換有四種形式:5V

TTL器件驅(qū)動3.3V器件(LVC)3.3V

TTL器件(LVC)驅(qū)動5V

TTL器件5V

CMOS器件驅(qū)動3.3V器件(LVC)3.3V

TTL器件(LVC)驅(qū)動5V

CMOS器件5VTTL3.3VLVC5VTTL3.3VLVC5VCMOS3.3VLVC5VCMOS3.3VLVC▼省電和保持方式

’C54x有多種省電方式，可以使CPU暫停工作，處于休眠狀態(tài)，以減小功耗，但保持CPU中的內(nèi)容。

當省電方式結(jié)束后，CPU可以繼續(xù)正常工作。

’C54x有4種省電方式，分別為閑置方式1、閑置方式2、閑置方式3和保持方式。省電方式的實現(xiàn)：①執(zhí)行IDLE1、IDLE2和IDLE3三條指令；

②使外部信號HOLD=0，狀態(tài)位HM=1。

4種省電工作方式

操作/特性IDLE1

IDLE2

IDLE3

HOLD

CPU處于暫停工作狀態(tài)√√√√

CPU時鐘停止工作√√√外圍電路時鐘停止工作√√鎖相環(huán)（PLL）停止工作√外部地址線處于高阻狀態(tài)√外部數(shù)據(jù)線處于高阻狀態(tài)√外部控制信號線處于高阻狀態(tài)√喚醒方法：使用中斷

HOLD變?yōu)楦唠娖健虄?nèi)部可屏蔽硬件中斷√外部可屏蔽硬件中斷√√√

NMI√√√

RS√√√

在這種方式下，CPU除了時鐘外所有的工作都停止。但外設電路可以繼續(xù)工作，CLKOUT引腳保持有效。

可用IDLE1指令，使CPU進入閑置方式1狀態(tài)。

用中斷來喚醒CPU的閑置方式1。1.閑置方式1（IDLE1）

這種方式可以使片內(nèi)外設和CPU停止工作，系統(tǒng)功耗有明顯減少。

可用IDLE2指令進入閑置方式2。

結(jié)束時，不能采用閑置方式1的方法，可用外部中斷結(jié)束閑置方式2。2.閑置方式2（IDLE2）其方法：用一個10ns的窄脈沖加到外部中斷引腳

(RS、NMI和INTx)，通過外部中斷來結(jié)束

閑置方式2。

閑置方式2結(jié)束后，所有的外設都將復位。

這種方式是一種完全關(guān)閉模式，除了具有閑置方式2的功能外，還可以終止鎖相環(huán)PLL的工作，大幅度地降低系統(tǒng)功耗。

可用IDLE3指令進入閑置方式3，用外部中斷來喚醒該睡眠狀態(tài)。

IDLE3結(jié)束后，所有的外設將被復位。3.閑置方式3（IDLE3,最省電）

保持方式是另一種省電方式。

這種方式可由HOLD信號初始化，使CPU的地址總線、數(shù)據(jù)總線和控制總線處于高阻狀態(tài)，并可以通過設定HM位，來終止CPU運行。4.保持方式

若HM=1，則三總線高阻，CPU停止工作；

若HM=0，則三總線高阻，但CPU繼續(xù)運行。

這種方式不會停止CPU片內(nèi)外設的工作。

當HOLD信號無效時，結(jié)束保持方式。

’C54x除了上述四種省電方式外，還有兩種省電功能，分別是外部總線關(guān)斷和CLKOUT關(guān)斷。

外部總線關(guān)斷：是通過對BSCR寄存器的第0位置1，關(guān)斷片內(nèi)外部接口時鐘，使接口處于低功耗狀態(tài)。復位時，該位清0，片內(nèi)外設接口時鐘開放。

時鐘關(guān)斷：是利用指令來禁止CLKOUT信號。其方法：用軟件指令將PMST中的CLKOFF位置1，關(guān)斷CLKOUT的輸出。復位時，CLKOUT有效。5.其他省電方式▼JTAG接口電路的設計JTAG接口14針接口，不同于10針JTAG接口作用：下載仿真JTAG接口電路設計電路：教材P236，驅(qū)動電路和上拉電阻電纜長度：小于15cm，若需要加長，需要加驅(qū)動電路。仿真器作用：1）下載，2）仿真操作：使用JTAG接口進行PC機與DSP芯片進行連接，JTAG口不能帶電插拔，USB口可以。▼DSP引導方式電路的2種模式：調(diào)試模式：產(chǎn)品研發(fā)階段的一種模式，電路設計尚未成熟，要結(jié)合PC機中的開發(fā)軟件進行仿真和調(diào)試，上電后，使用仿真器進行下載，不能離開PC機開發(fā)環(huán)境而獨立運行。產(chǎn)品模式：即設計已經(jīng)成為產(chǎn)品，可以離開PC機而獨立運行。上電后可以自己引導下載，完成啟動過程。▼DSP引導方式BootLoader是開發(fā)DSP應用系統(tǒng)的最后一步工作。CCS生成的*.out可執(zhí)行文件是一種模塊化COFF格式，其結(jié)構(gòu)與實際的Flash存儲區(qū)間不匹配，不能直接寫入到Flash中。DSP內(nèi)部ROM固化了一個稱為Boot的程序（F800H處開始），上電復位后（MP/MC＝0），DSP自動執(zhí)行這個Boot程序，引導程序?qū)⑼獠縁lash的程序讀入DSP內(nèi)部的DARAM程序區(qū)，然后將PC指向DARAM內(nèi)的程序第一條指令，從而完成啟動。何謂BootLoader？在線Bootloader是指通過仿真器和JTAG接口，在CCS軟件平臺下設計一個小程序，將DSP可執(zhí)行程序*.out格式文件轉(zhuǎn)換成*.hex文件并寫入到FLASH中，該程序包括自舉啟動表、用戶程序、啟動表起始地址。

啟動過程：

1）復位后,執(zhí)行片內(nèi)ROM中的引導程序2）引導程序先檢測加載方式；3）讀片外FLASH中的自舉啟動表，根據(jù)啟動表中的信息把程序