PC機的總線結構和時序

微機原理及應用本章主要內容：4.1總線及時序4.2IBMPC/XTCPU子系統(tǒng)4.3IBMPC的系統(tǒng)總線及時序4.4PC機的其它總線4PC機的總線結構和時序微機的總線結構

l

總線的分類按照總線在微機中所處位置和功能范圍不同，可把總線分為以下4類：1．片內總線：連接芯片內各功能部件，在芯片內部，如CPU內部總線2．片級總線：在一塊印制電路上連接各芯片，如主機板上CPU與外圍芯片的互連。3．系統(tǒng)總線：系統(tǒng)底板上實現(xiàn)主機板與擴展板連接的總線，如連接顯卡、聲卡的總線，是微機特有的一種總線，也稱板級總線。4．外總線：用于微機系統(tǒng)和微機系統(tǒng)之間或微機系統(tǒng)與其它電子儀器設備的連接，不是微機所特有，一般是借用電子工業(yè)的標準，所以又稱通信總線，如RS-232、IEEE-488、IEEE-1394等。8088CPU引腳圖VccA15A16/S3A17/S4A18/S5A19/S6(HIGH)(SSO)MN/MXRDRQ/GT0(HOLD)RQ/GT1(HLDA)LOCK(WR)S2/(IO/M)S1(DT/R)S0(DEN)QS0(ALE)QS1(INTA)TESTREDAYRESETGNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND12345678910111213141516171819204039383736353433323130292827262524232221最大組態(tài)(最小組態(tài))一、地址/數(shù)據(jù)總線二、地址/狀態(tài)總線三、與CPU工作方式無關的控制線四、與CPU工作方式相關的控制線五、電源和地線8088的引腳分類

l

（片間）總線的三態(tài)性三態(tài)：指輸出有邏輯高電平、邏輯低電平和浮空三種狀態(tài)。當處于浮空狀態(tài)時，總線電路呈現(xiàn)極高的輸出阻抗，如同與外界隔絕一樣?？偩€電路的這種三態(tài)性，既保證了在任何時刻，只允許此刻進行信息交換的設備占用總線，其他設備與總線完全脫離，不會影響信息的正常傳遞，又為其他快速信息傳遞方式(如DMA)提供了必要條件?？偩€的三態(tài)性是現(xiàn)在問世的所有微處理器的共性。微處理器(包括8088/8086)的地址總線、數(shù)據(jù)總線及部分控制總線均采用三態(tài)緩沖器式總線電路。微機的總線結構

8088引腳的分時復用

l

8086/8088地址/數(shù)據(jù)線的分時復用特性為了減少芯片上的引腳數(shù)目，8086/8088CPU都采用了分時/復用的地址/數(shù)據(jù)、地址/狀態(tài)總線。當CPU執(zhí)行存儲器讀寫或I/O讀寫操作時，在T1狀態(tài)時要給出被訪問單元或端口的地址，然后再在讀/寫信號的控制下，傳送要讀/寫的數(shù)據(jù)。所以地址信息和數(shù)據(jù)信息的傳送在時間上有先后次序，可以分時共用總線。時鐘周期(T狀態(tài))：時鐘周期是CPU處理動作的最小時間單位。微機系統(tǒng)的操作都是在系統(tǒng)時鐘的嚴格控制下按順序進行的。8088CPU的標準時鐘頻率為5MHz，故其時鐘周期或一個T狀態(tài)為200ns。在IBMPC中，系統(tǒng)時鐘頻率為4.77MHz，故一個T狀態(tài)為210ns?？偩€周期：CPU訪問一次存儲器或輸入輸出端口所需的時間。訪問一次即進行一次讀或寫。對于8088CPU，一次讀/寫只能讀/寫一個字節(jié)。而8086CPU，一次讀/寫能讀/寫一個字?；究偩€周期：一個基本總線周期由4個T狀態(tài)組成，即T1、T2、T3、T4。各狀態(tài)時操作如下：T1：CPU輸出存儲器或I/O口地址信息并鎖存；T2：CPU輸出讀/寫控制信號；T3：數(shù)據(jù)有效；T4：完成數(shù)據(jù)傳送?？偩€周期的概念

在使用8088CPU構成一個微機系統(tǒng)時，根據(jù)所連的存儲器和外設規(guī)模的不同，CPU有兩種不同的工作模式（組態(tài)）。當系統(tǒng)規(guī)模較小時，系統(tǒng)的控制總線可直接由CPU的控制線供給，稱為最小工作模式或最小組態(tài)。當系統(tǒng)規(guī)模較大時，要求有較強的驅動能力和控制能力，8088CPU需要借助總線控制器8288來形成各種控制信號，稱為最大工作模式或最大組態(tài)。8088CPU通過其P33引腳來區(qū)分它是處于最大組態(tài)還是最小組態(tài)，最大組態(tài)時該引腳接地，最小組態(tài)時該引腳接+5V電源。PC/XT系統(tǒng)是最大組態(tài)。8088CPU的兩種工作模式8088CPU的兩種組態(tài)最小組態(tài)：一般是單處理器系統(tǒng)最大組態(tài)：一般是多處理器系統(tǒng)：主處理器，協(xié)處理器。協(xié)處理器：8088CPU常用的協(xié)處理器有：數(shù)學協(xié)處理器8087；輸入/輸出協(xié)處理器8089。它們都有自己的指令系統(tǒng)，可以對其編制程序。

最小組態(tài)最大組態(tài)P33MN/MX接5V P33MN/MX接地構成單處理器系統(tǒng) 構成多處理器系統(tǒng)控制信號由CPU提供控制信號由8288提供P170P1728088的引腳功能

一、地址/數(shù)據(jù)總線AD7~AD0：分時復用，三態(tài)，需地址鎖存A15~A8：地址線，輸出，三態(tài)二、地址/狀態(tài)總線A19~A16/S6~S3：輸出，三態(tài)。訪問存儲器時，T1狀態(tài)時輸出存儲器的最高4位地址，需外部鎖存。訪問外設時，這4位不用，T1狀態(tài)時全為低。在T1狀態(tài)之后，這些線切換為狀態(tài)信息，供CPU使用。8088的引腳功能A19~A16/S6~S3：S4,S3：編碼，指明當前正使用的段寄存器。其編碼和使用的段寄存器如下：00為ES，01為SS，10為CS，11為DS。S5：輸出,指明中斷允許標志IF的當前狀態(tài)。S6：沒定義，始終為低電平。在DMA方式時，這些線處于三態(tài)。8088的引腳功能三、與CPU工作方式無關的控制線（8條）P32RD：讀信號，輸出，三態(tài)。進行存儲器或I/O端口讀操作，被訪問單元使用這個信號打開數(shù)據(jù)門，使數(shù)據(jù)進入數(shù)據(jù)總線。P22READY：輸入。CPU尋址的存儲器或I/O設備送來的響應信號，高電平有效。當其有效時，將進行數(shù)據(jù)傳送。CPU在T3周期的開始采樣此線。若為低，則在T3周期結束后插入TW周期，直至READY線變高后，則在此TW周期結束后，進入T4周期，完成數(shù)據(jù)傳送。P18INTR：輸入可屏蔽中斷請求信號，電平觸發(fā)輸入信號，高電平有效。CPU在每條指令周期的最后一個T狀態(tài)的起始時刻采樣這條線，以決定是否進入中斷響應周期。P17NMI：輸入非屏蔽中斷請求信號，邊沿觸發(fā)信號，上升沿有效。此線上的中斷請求信號不能被IF標志屏蔽。若有請求，CPU同樣是在現(xiàn)行指令結束后響應。8088的引腳功能8088的引腳功能P21RESET：復位信號，輸入，該信號使處理器立即結束現(xiàn)行操作。該信號必須保持高電平至少四個時鐘周期，以完成內部的復位過程。復位后，F(xiàn)、IP、DS、ES、SS和指令隊列都被清除，CS=0FFFFH。所以當其變低時，CPU將從0FFFF0H處開始執(zhí)行指令。該處為只讀存儲器區(qū)，放一條無條件轉移指令轉到引導程序。8088的引腳功能P23TEST：輸入，由WAIT指令測試的信號。若為有效低電平，執(zhí)行WAIT指令后面的指令，若為高電平，CPU處于空閑等待狀態(tài)，重復執(zhí)行WAIT指令。利用WAIT指令和這個引腳可以使處理器與外部硬件同步。

P19CLK：時鐘輸入信號，一般由時鐘發(fā)生器8284給出。P34

8088外部數(shù)據(jù)只有8位，因此沒用。在最大組態(tài)時恒接高電平。

對8086，P34是BHE/S7，它是高8位數(shù)據(jù)總線允許/狀態(tài)復用引腳。8088的引腳功能四、與CPU工作方式相關的控制線和狀態(tài)線最小組態(tài)下：P24INTA，CPU輸出的中斷響應信號P25ALE，地址鎖存允許信號P26DEN，數(shù)據(jù)允許信號P27DT/R，數(shù)據(jù)收/發(fā)控制信號P28IO/M，存儲器和I/O口選擇信號P29WR，CPU寫信號P30HOLD，輸入，總線保持請求信號P31HOLA，輸出，總線請求響應信號最大組態(tài)下：P24P25

（QS1）（QS0）CPU指令隊列狀態(tài)信號，編碼見書P138表4-2。P28P27P26S2S1S0，這三條線是最大組態(tài)時8088給8288總線控制器發(fā)送控制代碼的。8288根據(jù)這一組碼產(chǎn)生有關存儲器或I/O訪問的總線周期和所需要的控制信號。這些狀態(tài)線的編碼見書P138表4-1。P29LOCK：輸出，三態(tài)。該信號由前綴指令LOCK使其有效，且保持該條指令執(zhí)行完畢。當其有效時，別的總線設備不能取得對系統(tǒng)總線的控制權。8088的引腳功能8088的引腳功能

P30P31RQ/GT0，RQ/GT1：是最大組態(tài)下DMA請求/允許信號。每一個腳都是雙向的。RQ/GT0比RQ/GT1有更高的優(yōu)先權。請求和允許的順序如下：1）要占用總線的的總線主設備輸送一個寬度為一個時鐘周期的脈沖給8088，表示請求使用總線；2）CPU在當前總線周期的T4狀態(tài)，輸出一個寬度為一個時鐘周期的脈沖給該總線主設備，作為讓出總線的應答信號。從下一個時鐘周期開始，CPU釋放總線。3）當總線主設備使用總線結束后，輸出一個時鐘周期的脈沖給CPU，表示總線請求結束，CPU在下一個時鐘周期開始又控制總線。8088的引腳功能五、電源和地線P40VCC：電源線，要求加5V±10%的電壓P1P20

GND：地線。IBMPC/XTCPU子系統(tǒng)

IBMPC/XT的CPU子系統(tǒng)除了核心器件8088CPU以外，還需要附加：l

時鐘發(fā)生器8284l

總線控制器8288l

地址鎖存器l

數(shù)據(jù)總線驅動器等。8284A時鐘發(fā)生器

8088內沒有時鐘發(fā)生電路，8284就是供8088/86系列使用的單片時鐘發(fā)生器。它由時鐘電路、復位電路、準備就緒電路3部分組成。CSYNCPCLKAEN1RDY1REDAYRDY2AEN2CLKGNDVccX1X2ASYNCEFIF/COSCRESRESET1234567891817161514131211108284引腳圖8284A時鐘發(fā)生器

l

時鐘發(fā)生電路X1，X2：外接石英晶體連接端EFI：外部振蕩源輸入端F/C：使用外振源還是由X1,X2端外接晶體振蕩器，低電平時外接晶體振蕩器。CLK：振蕩信號經(jīng)3分頻后產(chǎn)生的占空比為1/3的時鐘信號(4.77MHz)PLCK：對振源信號六分頻，占空比為1/2的外部時鐘，供定時/計數(shù)器使用。8284A時鐘發(fā)生器

l

時鐘發(fā)生電路OSC：晶振頻率輸出端，供顯示器用

PC/XT微機只使用一片8284A，外接14.31818MHz的晶體(這是IBM彩色圖形卡上必須使用的頻率)，OSC端輸出14.31818MHz的振蕩信號，CLK端輸出4.77MHz的時鐘信號，PCLK端輸出2.38MHz的外部時鐘信號。

CSYNC：時鐘同步輸入，為多個8284同步工作而設置，對由EFI引入的外部振蕩信號同步。使用X1、X2晶振時，此腳接地。8284A時鐘發(fā)生器

l

復位電路RES:復位信號輸入，用于產(chǎn)生使系統(tǒng)復位的輸出信號RESET，一般來自電源電路。RESET:復位信號輸出，由RES經(jīng)時鐘同步后輸出，接到CPU的RESET端，供CPU及整個系統(tǒng)復位用。l

準備就緒電路RDY1，RDY2：準備就緒輸入信號。有效時表明設備已經(jīng)準備好傳送數(shù)據(jù)。AEN1，AEN2：用來決定對應的RDY信號生效與否，若有效使RDY1和RDY2產(chǎn)生REDAY信號，否則插入等待周期。READY：輸出到CPU的準備就緒信號ASYNC：準備就緒輸入信號和時鐘信號進行同步的方式（兩級同步或一級同步）選擇輸入端。8284A時鐘發(fā)生器8284A的功能：l產(chǎn)生恒定的時鐘信號對準備好信號進行同步對復位信號進行同步l外部信號RDY和RES可以在任何時候到來，8284A把它們同步在時鐘下降沿時輸出READY和RESET信號到CPU。8288總線控制器

當8088工作在最大組態(tài)方式時，就需要使用8288總線控制器來產(chǎn)生存儲器和I/O端口讀寫操作的控制信號。在最大組態(tài)的系統(tǒng)中，命令信號和總線控制所需要的信號都是8288根據(jù)8088提供的狀態(tài)信號S0、S1、S2輸出的。IOBCLKS1DT/RALEAENMRDCAMWCMWTCGNDVccS0S2MCE/PDENDENCENINTAIORCAIOWCIOWC12345678910201918171615141312118288引腳圖8288總線控制器譯碼器狀態(tài)發(fā)生器命令信號MRDCMWTCAMWCIORCIOWCAIOWCINTA控制邏輯發(fā)生器控制信號DT/RDENMCE/PDENALES0S1S2CLKAENCENIOB8288的框圖如下：

8288總線控制器l總線控制信號ALE：地址鎖存允許信號DEN：數(shù)據(jù)允許信號DT/R：數(shù)據(jù)發(fā)送/接收控制信號8288總線控制器命令信號INTACPU中斷響應的輸出信號MRDC對存儲器讀命令MWTC對存儲器寫命令IORC對I/O口讀命令IOWC對I/O口寫命令AMWC提前一個時鐘周期對存儲器寫命令AIOWC提前一個時鐘周期對I/O口寫命令8288總線控制器l邏輯控制信號IOB：低電平時,8288處于系統(tǒng)總線方式,在這種方式下，總線仲裁邏輯向8288的AEN輸入端發(fā)送低電平，表示總線可供使用。在多處理器使用一組總線的系統(tǒng)中必須使用系統(tǒng)總線方式。IBM/XT的8288即工作在此方式。高電平時8288工作于I/O總線方式，此時I/O命令總是允許的。在多處理器系統(tǒng)中，對于外部設備和存儲器總是歸某個處理器使用，則可使用此方式。CLK：接8284的時鐘輸出信號。8288總線控制器AEN：只有在該信號有效并延遲115ns后，8288才輸出命令信號和總線控制信號。即AEN為低電平時是CPU控制總線；AEN為高時是DMA控制總線。該引腳接來自總線仲裁電路的AENBRD信號。CEN：該引腳接總線仲裁電路的AEN’(即AENBRD的反相信號)。當AEN有效時，CEN為高電平，也有效，8288才處于正常工作狀態(tài)MCE/PDEN：設備級聯(lián)允許信號/外部數(shù)據(jù)允許信號。在IBMPC/XT中8288工作在系統(tǒng)總線方式，又只有一片8259，即沒有8259的級聯(lián)，因此該信號未使用。地址鎖存器l

地址鎖存器：Intel8282或74LS373當?shù)刂锋i存允許信號ALE被送到373的選通端G上時，373就鎖存送到它的數(shù)據(jù)輸入端的數(shù)據(jù)。當把一個低電平有效的信號送給輸出允許端(OE)時，373就把鎖存的數(shù)據(jù)從數(shù)據(jù)輸出端輸出。雙向總線驅動器l

雙向總線驅動器8088CPU數(shù)據(jù)總線的負載能力是有限的。為了增加8088的負載能力，尤其是組建較大系統(tǒng)時，在8088和系統(tǒng)數(shù)據(jù)總線間需使用雙向總線收/發(fā)驅動器。用于雙向總線驅動器的芯片有8286和74LS245。G：控制驅動器A端和B端何時接通DIR：當DIR輸入高電平時。數(shù)據(jù)從A傳到B；當DIR輸入低電平時。數(shù)據(jù)從B傳到A。IBMPC/XT的控制核心系統(tǒng)加電時，電源正常后送來50μs的低電平信號，經(jīng)8284同步后送出高電平的RESET信號給8088，使系統(tǒng)復位。8088處于最大組態(tài)，8288處于系統(tǒng)總線工作方式。當總線仲裁電路使8288的AEN為低電平時，表明8088CPU控制總線。在總線周期T1期間，8088輸出地址信息，8288輸出ALE地址鎖存信號，將地址信息選通到地址鎖存器中，并在AENBRD為低電平時把地址信息送到地址總線上。IBMPC/XT的控制核心從T2開始，AD7~AD0切換成數(shù)據(jù)總線，同時8288據(jù)S2S1S0發(fā)出數(shù)據(jù)允許信號DEN，控制數(shù)據(jù)收發(fā)器工作，把8088的的數(shù)據(jù)總線與系統(tǒng)數(shù)據(jù)總線接通，并發(fā)出收/發(fā)控制信號DT/R，控制數(shù)據(jù)傳送的方向。8288還發(fā)出有關的讀寫命令，執(zhí)行總線周期所規(guī)定的操作。CPU在T3狀態(tài)采樣其READY信號（該信號由8284對RDY1同步后產(chǎn)生）。若此時READY信號為低電平，則T3狀態(tài)后就插入TW等待狀態(tài)，并在TW狀態(tài)開始時繼續(xù)采樣READY線，直到READY變高后才在下一個時鐘周期進入T4狀態(tài)，結束本次總線周期。時鐘周期、總線周期和指令周期

l

時鐘周期(T狀態(tài))：時鐘周期是CPU處理動作的最小時間單位。微機系統(tǒng)的操作都是在系統(tǒng)時鐘的嚴格控制下按順序進行的。8088CPU的標準時鐘頻率為5MHz，故其時鐘周期或一個T狀態(tài)為200ns。在IBMPC中，系統(tǒng)時鐘頻率為4.77MHz，故一個T狀態(tài)為210ns。8088CPU的時鐘頻率是由時鐘信號發(fā)生器8284A提供的，它是將14.318318MHZ晶振經(jīng)8284A三分頻后得到的。l

總線周期：CPU訪問一次存儲器或輸入輸出端口所需的時間。訪問一次即進行一次讀或寫。對于8088CPU，一次讀/寫只能讀/寫一個字節(jié)。而8086CPU，一次讀/寫能讀/寫一個字?？偩€周期發(fā)生在下列兩種情況下：1）取指令時發(fā)生總線周期；2）EU在執(zhí)行指令過程中要與內存或I/O口交換數(shù)據(jù)時發(fā)生總線周期。CPU在不執(zhí)行總線操作時，總線處于總線空閑周期?；究偩€周期：一個基本總線周期由4個T狀態(tài)組成，即T1、T2、T3、T4。各狀態(tài)時操作如下：T1：CPU輸出存儲器或I/O口地址信息并鎖存；T2：CPU輸出讀/寫控制信號；T3：數(shù)據(jù)有效；