模數(shù)與數(shù)模轉(zhuǎn)換器

AnalogDigitalConverterandDigitalAnalogConverter9.1D/A轉(zhuǎn)換器9.2A/D轉(zhuǎn)換器。9模數(shù)與數(shù)模轉(zhuǎn)換器13、正確理解D/A、A/D轉(zhuǎn)換器的主要參數(shù)。1、掌握倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器(DAC)、集成D/A轉(zhuǎn)換器的工作原理及相關(guān)計(jì)算。2、掌握并行比較、逐次比較、雙積分A/D轉(zhuǎn)換器(ADC)的工作原理及其特點(diǎn)。教學(xué)基本要求2A/D

轉(zhuǎn)換器

D/A

轉(zhuǎn)換器

模擬

控制器

工業(yè)生產(chǎn)過(guò)程控制對(duì)象

模

擬

傳感器

ADC和DAC已成為計(jì)算機(jī)系統(tǒng)中不可缺少的接口電路。將溫度、壓力、流量、應(yīng)力等物理量轉(zhuǎn)換為模擬電量。計(jì)算機(jī)進(jìn)行數(shù)字處理（如計(jì)算、濾波）、保存等用模擬量作為控制信號(hào)數(shù)字控制

計(jì)算機(jī)概述349.1D/A轉(zhuǎn)換器9.1.1D/A轉(zhuǎn)換的基本原理9.1.2倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器9.1.4D/A轉(zhuǎn)換器的輸出方式9.1.3權(quán)電流D/A轉(zhuǎn)換器9.1.5D/A轉(zhuǎn)換器的技術(shù)指標(biāo)9.1.6D/A轉(zhuǎn)換器的應(yīng)用5將數(shù)字量轉(zhuǎn)換為與之成正比的模擬量。n位數(shù)字量DAC9.1D/A轉(zhuǎn)換器模擬量數(shù)

/

模轉(zhuǎn)換器的功能:A

=KDO=–KNB

為n位二進(jìn)制代碼的數(shù)字量ONB6

數(shù)字量是用代碼按數(shù)位組合而成的，對(duì)于有權(quán)碼，每位代碼都有一定的權(quán)值。實(shí)現(xiàn)D/A轉(zhuǎn)換的過(guò)程：是將輸入二進(jìn)制數(shù)中為1的每一位代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后將這些模擬量相加，即可得到與數(shù)字量成正比的模擬量。從而實(shí)現(xiàn)數(shù)字量--模擬量的轉(zhuǎn)換。1.實(shí)現(xiàn)D/A轉(zhuǎn)換的基本思想

ND＝b4×24＋b3×23＋b2×22＋b1×21＋b0×20

＝1×24＋1×23＋0×22＋0×21＋1×20將二進(jìn)制數(shù)

(11001)B轉(zhuǎn)換為十進(jìn)制數(shù)。9.1.1

D/A轉(zhuǎn)換的基本原理72.

D/A轉(zhuǎn)換器的組成:n位DAC的一般方框圖

存放數(shù)字量的n位數(shù)碼

寄存器的輸出驅(qū)動(dòng)對(duì)應(yīng)數(shù)位上的電子開(kāi)關(guān)將相應(yīng)數(shù)位的權(quán)值送入求和電路

有倒T形電阻網(wǎng)絡(luò)等多種結(jié)構(gòu)

將各位的權(quán)值相加得到與輸入的數(shù)字量對(duì)應(yīng)的模擬電壓數(shù)字量可以并行輸入也可串行輸入8

，，,

3.實(shí)現(xiàn)D/A轉(zhuǎn)換的原理電路

虛短路是運(yùn)放兩輸入端的電位相等（但不能短接在一起）。運(yùn)放在反相輸入且同相端電位為零時(shí)，虛短路等效為虛地（但不能直接接地）。電路由電子開(kāi)關(guān)、權(quán)電阻網(wǎng)絡(luò)、求和電路、基準(zhǔn)電壓和鎖存器等組成。

電子開(kāi)關(guān)S3-S0分別由輸入數(shù)碼D3-D0控制。且當(dāng)Di=1時(shí)，Si接通，否則，Si斷開(kāi)。權(quán)電阻網(wǎng)絡(luò)與運(yùn)算放大器A組成求和電路。根據(jù)線(xiàn)性運(yùn)用條件下，運(yùn)放虛短、虛斷的特點(diǎn)有：結(jié)果表明：電路實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。94.D/A轉(zhuǎn)換器的分類(lèi):按解碼網(wǎng)絡(luò)結(jié)構(gòu)分類(lèi)T型電阻網(wǎng)絡(luò)DAC倒T形電阻網(wǎng)絡(luò)DAC權(quán)電流DAC

權(quán)電阻網(wǎng)絡(luò)DAC按模擬電子開(kāi)關(guān)電路分類(lèi)CMOS開(kāi)關(guān)型DAC雙極型開(kāi)關(guān)型DAC電流開(kāi)關(guān)型DACECL電流開(kāi)關(guān)型DACD/A轉(zhuǎn)

換

器109.1.2倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器Di=0,Si則將電阻2R接地Di=1,Si接運(yùn)算放大器反相端，電流Ii流入求和電路

電阻網(wǎng)絡(luò)模擬電子開(kāi)關(guān)求和運(yùn)算放大器輸出模擬電壓輸入4位二進(jìn)制數(shù)根據(jù)運(yùn)放線(xiàn)性運(yùn)用時(shí)虛地的概念可知，無(wú)論模擬開(kāi)關(guān)Si處于何種位置，與Si相連的2R電阻將接“地”

或虛地。1、4位倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器基準(zhǔn)電壓

電阻網(wǎng)絡(luò)模擬電子開(kāi)關(guān)求和運(yùn)算放大器11D/A轉(zhuǎn)換器的倒T形電阻網(wǎng)絡(luò)基準(zhǔn)電源VREF提供的總電流為：I=？流過(guò)各開(kāi)關(guān)支路的電流：I3=？I2=？I1=？I0=？I/4I/8I/16RRRRI/2I/4I/8I/16I/2I3I2I1I0流入每個(gè)2R電阻的電流從高位到低位按2的整數(shù)倍遞減。I3=VREF/2RI2=VREF/4RI1=VREF/8RI0=VREF/16R12流入運(yùn)放的總電流：i＝I0+I1+I2+I3輸出模擬電壓：

134位倒T形電阻網(wǎng)絡(luò)DAC的輸出模擬電壓：n位倒T形電阻網(wǎng)絡(luò)DAC有：令：則O=–KNB

在電路中輸入的每一個(gè)二進(jìn)制數(shù)NB，均能得到與之成正比的模擬電壓輸出。14AD7533D/A轉(zhuǎn)換器使用:1)要外接運(yùn)放，

2)運(yùn)放的反饋電阻可使用內(nèi)部電阻，也可采用外接電阻）2.集成D/A轉(zhuǎn)換器10位CMOS電流開(kāi)關(guān)型D/A轉(zhuǎn)換器

15關(guān)于D/A轉(zhuǎn)換器精度的討論(1)基準(zhǔn)電壓穩(wěn)定性好；(2)倒T形電阻網(wǎng)絡(luò)中R和2R電阻比值的精度要高；(4)為實(shí)現(xiàn)電流從高位到低位按2的整數(shù)倍遞減，模擬開(kāi)關(guān)的導(dǎo)通電阻也相應(yīng)地按2的整數(shù)倍遞增。為進(jìn)一步提高D/A轉(zhuǎn)換器的精度，可采用權(quán)電流型D/A轉(zhuǎn)換器。

為提高D/A轉(zhuǎn)換器的精度，對(duì)電路參數(shù)的要求：(3)每個(gè)模擬開(kāi)關(guān)的開(kāi)關(guān)電壓降要相等；16Di

=1時(shí)，開(kāi)關(guān)Si接運(yùn)放的反相端;Di=0時(shí)，開(kāi)關(guān)Si接地。9.1.3權(quán)電流D/A轉(zhuǎn)換器(自學(xué)）1.4位權(quán)電流D/A轉(zhuǎn)換器17在恒流源電路中，各支路權(quán)電流的大小均不受開(kāi)關(guān)導(dǎo)通電阻和壓降的影響，這樣降低了對(duì)開(kāi)關(guān)電路的要求，提高了轉(zhuǎn)換精度。18實(shí)際的權(quán)電流D/A轉(zhuǎn)換器電路電壓恒定各BJT的發(fā)射結(jié)電壓相等基準(zhǔn)電流產(chǎn)生電路++-199.1.4D/A轉(zhuǎn)換器的輸出方式輸入的數(shù)字均為正數(shù)時(shí)（即無(wú)符號(hào)位），據(jù)電路形式或參考電壓的極性不同，輸出電壓或?yàn)?V到正滿(mǎn)度值，或?yàn)?V到負(fù)滿(mǎn)度值，DAC處于單極性輸出方式。表1：8位D/A轉(zhuǎn)換器在單極性輸出時(shí)的輸入/輸出關(guān)系0000000010000000……111111100000000110000001……11111111模擬量

數(shù)字量MSBLSB20表2：常用雙極性編碼十進(jìn)制數(shù)2的補(bǔ)碼偏移二進(jìn)制碼模擬量D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D00/VLSB12701111111111111111271260111111011111110126100000001100000011000000000100000000-11111111101111111-1-1271000000100000001-127-1281000000000000000-128

*表中VLSB=VREF/256

實(shí)際上，DAC輸入的數(shù)字量有正也有負(fù)，故要求DAC能將它們對(duì)應(yīng)轉(zhuǎn)換為正、負(fù)極性的模擬電壓輸出，工作于雙極性方式。常用雙極性編碼有2的補(bǔ)碼、偏移二進(jìn)制碼和符號(hào)-數(shù)值碼等。即移碼。其符號(hào)位與補(bǔ)碼相反比較表1與表2發(fā)現(xiàn)：移碼是將二進(jìn)制碼對(duì)應(yīng)的模擬量的零值偏移至80H，偏移后的數(shù)中，只有大于128的才是正數(shù)。故若將單極性8位DAC的輸出電壓減去80H所對(duì)應(yīng)的模擬量VREF/2即可得到極性正確的移碼輸出電壓。21

雙極性輸出的DAC采用2的補(bǔ)碼輸入變?yōu)槠贫M(jìn)制碼送入DAC由于前面講的DAC為無(wú)符號(hào)數(shù)輸入的單極性輸出DAC，現(xiàn)要實(shí)現(xiàn)帶符號(hào)數(shù)輸入的雙極性輸出DAC。而DAC輸入的帶符號(hào)數(shù)一般為2的補(bǔ)碼形式，要實(shí)現(xiàn)雙極性輸出，首先要將它轉(zhuǎn)換為偏移二進(jìn)制碼，然后再輸入到上述DAC電路中即可。雙極性8位DAC的輸出電壓80H所對(duì)應(yīng)的模擬量單極性8位DAC的輸出電壓229.1.5D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)分辨率：其定義為D/A轉(zhuǎn)換器模擬輸出電壓可能被分離的等級(jí)數(shù)。n位DAC最多有2n個(gè)模擬輸出電壓。位數(shù)越多D/A轉(zhuǎn)換器的分辨率越高。分辨率也可以用能分辨的最小輸出電壓與最大輸出電壓之比給出。n位D/A轉(zhuǎn)換器的分辨率可表示為1、分辨率232、轉(zhuǎn)換精度：

轉(zhuǎn)換精度是指對(duì)給定的數(shù)字量，D/A轉(zhuǎn)換器實(shí)際值與理論值之間的最大偏差。產(chǎn)生原因：由于D/A轉(zhuǎn)換器中各元件參數(shù)值存在誤差，如基準(zhǔn)電壓不夠穩(wěn)定或運(yùn)算放大器的零漂等各種因素的影響。幾種轉(zhuǎn)換誤差：比例系數(shù)誤差、失調(diào)誤差和非線(xiàn)性誤差等。249.1.6

集成D/A轉(zhuǎn)換器的應(yīng)用(自學(xué)）1.數(shù)字式可編程增益控制電路

D2

D7

uO

D0

D1

2R

2R

2R

2R

R

R

R

D8

D9

R

R

R

uI

2R

2R

2R

-

+

RF

IOUT1

IOUT2

VREF

25

D2

D7

uOD0

D1

2R

2R

2R

2R

R

R

R

D8

D9

R

R

R

uI2R

2R

2R

-

+

RF

IOUT1

IOUT2

VREF

uO

-

+

R

uIOUT2I

IOUT1

倒T形電阻網(wǎng)絡(luò)OVIAuu=Iout1＝

I0+I1+I2+…I9根據(jù)虛斷有:262.

脈沖波產(chǎn)生電路74163具同步清零功能74163和與非門(mén)構(gòu)成十進(jìn)制計(jì)數(shù)器：0000~1001279.2.6

集成A/D轉(zhuǎn)換器及其應(yīng)用9.2A/D

轉(zhuǎn)換器9.2.1A/D轉(zhuǎn)換的一般工作過(guò)程9.2.2

并行比較型A/D轉(zhuǎn)換器9.2.3

逐次比較型A/D轉(zhuǎn)換器9.2.4

雙積分式A/D轉(zhuǎn)換器9.2.5A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)28ADCDn~D0輸出數(shù)字量輸入模擬電壓能將模擬電壓成正比地轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字量。1.

A/D功能:9.2A/D

轉(zhuǎn)換器292.A/D轉(zhuǎn)換器分類(lèi)①并行比較型

特點(diǎn):

轉(zhuǎn)換速度快,轉(zhuǎn)換時(shí)間10ns~1s,

但電路復(fù)雜。②逐次逼近型

特點(diǎn):

轉(zhuǎn)換速度適中,轉(zhuǎn)換時(shí)間為幾s~100s,轉(zhuǎn)換精度高，在轉(zhuǎn)換速度和硬件復(fù)雜度之間達(dá)到一個(gè)很好的平衡。③雙積分型

特點(diǎn):

轉(zhuǎn)換速度慢,轉(zhuǎn)換時(shí)間幾百s~幾ms,但抗干擾能力最強(qiáng)。30取樣時(shí)間上離散的信號(hào)保持、量化量值上也離散的信號(hào)編碼模擬信號(hào)時(shí)間上和量值上都連續(xù)數(shù)字信號(hào)時(shí)間上和量值上都離散9.2.1A/D轉(zhuǎn)換的一般工作過(guò)程

A/D轉(zhuǎn)換器一般要包括取樣，保持，量化及編碼4個(gè)過(guò)程。①③②311.取樣與保持

采樣是將隨時(shí)間連續(xù)變化的模擬量轉(zhuǎn)換為在時(shí)間上離散的模擬量。取樣過(guò)程圖示如右下：

采樣信號(hào)S(t)的頻率愈高，所采得信號(hào)經(jīng)低通濾波器后愈能真實(shí)地復(fù)現(xiàn)輸入信號(hào)。合理的采樣頻率由采樣定理確定。

采樣定理：設(shè)采樣信號(hào)S(t)的頻率為fs，輸入模擬信號(hào)I(t)的最高頻率分量的頻率為fimax，則fs

≥2fimax

S(t)=1:開(kāi)關(guān)閉合S(t)=0:開(kāi)關(guān)斷開(kāi)（a）傳輸門(mén)（b）各信號(hào)波形圖取樣過(guò)程傳輸門(mén)由采樣信號(hào)S(t)控制：32采樣保持取樣與保持電路及工作原理：

采得模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)都需要一定時(shí)間，為了給后續(xù)的量化編碼過(guò)程提供一個(gè)穩(wěn)定的值，在取樣電路后要求將所采樣的模擬信號(hào)保持一段時(shí)間。采樣—保持控制電路（a）原理圖輸入放大器輸出放大器保持電容332.量化與編碼數(shù)字量在數(shù)值上是離散的，采樣–保持電路的輸出電壓還需按某種近似方式歸化到與之相應(yīng)的離散電平上，任何數(shù)字量只能是某個(gè)最小數(shù)量單位的整數(shù)倍。要實(shí)現(xiàn)A/D轉(zhuǎn)換，還必須將采樣–保持電路的輸出表示為最小數(shù)量單位的整數(shù)倍。將數(shù)值連續(xù)的模擬量轉(zhuǎn)換為數(shù)字量的過(guò)程稱(chēng)為量化。最小數(shù)量單位稱(chēng)為量化單位。量化單位是數(shù)字信號(hào)最低位為1時(shí)所對(duì)應(yīng)的模擬量，即1LSB。

將量化后的結(jié)果用二進(jìn)制碼或其他代碼表示出來(lái)的過(guò)程稱(chēng)為編碼。經(jīng)編碼輸出的代碼就是A/D轉(zhuǎn)換器輸出的數(shù)字量。量化：編碼：34在量化過(guò)程中由于所采樣電壓不一定能被整除，所以量化前后一定存在誤差，此誤差我們稱(chēng)之為量化誤差，用表示。量化誤差屬原理誤差，它是無(wú)法消除的。A/D轉(zhuǎn)換器的位數(shù)越多，各離散電平之間的差值越小，量化誤差越小。只舍不入（舍尾取整）量化方式四舍五入的量化方式量化誤差：量化前的電壓與量化后的電壓差。量化方式：兩種近似量化方式：35011111101011000110100010000Δ=0v7Δ=7/8v6Δ=6/8v5Δ=5/8v4Δ=4/8v3Δ=3/8v2Δ=2/8v1Δ=1/8v輸入信號(hào)編碼量化后電壓（a）只舍不入量化方式:量化中把不足一個(gè)量化單位的部分舍棄；對(duì)于等于或大于一個(gè)量化單位部分按一個(gè)量化單位處理。最大量化誤差為：最小量化單位:＝1/8VΔ=1LSB=1/8V例：將0~1V電壓轉(zhuǎn)換為3位二進(jìn)制代碼Δ=1/36（b）四舍五入量化方式:量化過(guò)程將不足半個(gè)量化單位部分舍棄，對(duì)于等于或大于半個(gè)量化單位部分按一個(gè)量化單位處理。最大量化誤差為：最小量化單位：011111101011000110100010000Δ=0v7Δ=14/15v6Δ=12/15v5Δ=10/15v4Δ=8/15v3Δ=6/15v2Δ=4/15v1Δ=2/15v輸入信號(hào)編碼模擬電平Δ=1LSB=

2/15V＝1/15V例：將0~1V電壓轉(zhuǎn)換為3位二進(jìn)制代碼Δ=2/(-1)379.2.2

并行比較型A/D轉(zhuǎn)換器電壓比較器輸入模擬電壓電阻分壓器精密參考電壓VREF/153VREF/157VREF/159VREF/1511VREF/155VREF/1513VREF/15輸出數(shù)字量1、電路組成寄存器優(yōu)先編碼器三位并行ADC38VI=8VREF/15111100000139

vI

CO1CO2CO3CO4CO5CO6CO7

D2D1D0

7VREF/15

vI

9VREF/15

0001111100

9VREF/15

vI

11VREF/15

0011111101

5VREF/15

vI

7VREF/15

0000111011

3VREF/15

vI

5VREF/15000001101011VREF/15

vI

13VR/15

011111111013VREF/15

vI

VREF/15

1111111111

VREF/15

vI

3VREF/15

0000001001

0vI

VREF/15

0000000000

根據(jù)各比較器的參考電壓值，可以確定輸入模擬電壓值與各比較器輸出狀態(tài)的關(guān)系。比較器的輸出狀態(tài)由D觸發(fā)器存儲(chǔ)，經(jīng)優(yōu)先編碼器編碼，得到數(shù)字量輸出。三位并行ADC輸入與輸出關(guān)系對(duì)照表402、電路特點(diǎn)：在并行A/D轉(zhuǎn)換器中，輸入電壓I同時(shí)加到所有比較器的輸入端。如不考慮各器件的延遲，可認(rèn)為三位數(shù)字量是與I輸入時(shí)刻同時(shí)獲得的。所以它的轉(zhuǎn)換時(shí)間最短。缺點(diǎn)是電路復(fù)雜，如三位ADC需7個(gè)比較器、7個(gè)觸發(fā)器、8個(gè)電阻。位數(shù)越多，電路越復(fù)雜。為了解決提高分辨率和增加元件數(shù)的矛盾，可以采取分級(jí)并行轉(zhuǎn)換的方法。單片集成并行比較型A/D轉(zhuǎn)換器的產(chǎn)品很多，如AD公司的AD9012(TTL工藝8位)、AD9002(ECL工藝，8位)、AD9020(TTL工藝，10位)等。419.2.3

逐次比較型A/D轉(zhuǎn)換器逐次逼近轉(zhuǎn)換過(guò)程與用天平稱(chēng)物重非常相似。即從最重的砝碼開(kāi)始試放，與被稱(chēng)物體進(jìn)行比較，若物體重于砝碼，則該砝碼保留，否則移去；第二次加次重砝碼……照此下去，一直加到最小一個(gè)砝碼止。最后將所有留下的砝碼重量相加，就得物體的重量。仿照這一思路，逐次比較型A/D轉(zhuǎn)換器，就是將輸入的模擬信號(hào)與不同的參考電壓做多次比較，使轉(zhuǎn)換所得的數(shù)字量在數(shù)值上逐次逼近輸入模擬量。1.轉(zhuǎn)換原理42所加砝碼重量

結(jié)果

第一次8克砝碼總重<待測(cè)重量Wx

，8克砝碼保留8克第二次再加4克砝碼總重仍<待測(cè)重量Wx

，4克砝碼保留12克第三次再加2克砝碼總重>待測(cè)重量Wx

，

2克砝碼撤除12克第四次再加1克砝碼總重＝待測(cè)重量Wx

，1克砝碼保留13克若有砝碼：8克、4克、2克和1克。設(shè)待秤重量Wx

=13克。則有：43100…0100…0I

≥5V

1A=6.84VVREF=10V第一個(gè)CP：

8位逐次比較型A/D轉(zhuǎn)換器框圖如下所示：它由控制邏輯電路、數(shù)據(jù)寄存器、移位寄位器、D/A轉(zhuǎn)換器及電壓比較器組成。電路啟動(dòng)后，啟動(dòng)脈沖和第一個(gè)CP將移位寄存器的最高位D7置1，其余位為0。該數(shù)字經(jīng)數(shù)據(jù)寄存器送入D/A轉(zhuǎn)換器，轉(zhuǎn)換后的電壓與輸入模擬電壓VI相比較，若VI大，則比較器輸出為1，否則輸出為0，此結(jié)果存于數(shù)據(jù)寄存器的D7位；（128VREF/256=VREF/2=5V)44第二個(gè)CP：010…0110…010I

<7.5VI=6.84VVREF=10V第二個(gè)CP使移位寄位器為01000000。如最高位已存1，則此時(shí)DAC的輸出電壓Vo’=3VREF/4，該值再與VI比較，若VI大，則次高位D6存1，否則存0；……以此類(lèi)推，逐次比較得到輸出數(shù)字量。（128VREF/256+64VREF/256=3VREF/4=7.5V）45第三個(gè)CP：001…0101…0I

≥6.25V101A=6.84VVREF=10V（128VREF/256+32VREF/256=5VREF/8=6.25V）4610000000A=6.84VVREF=10V101011111100000010100000101100001010100010101100101011101010111147小結(jié)：1、

逐次比較型A/D轉(zhuǎn)換器輸出數(shù)字量的位數(shù)越多轉(zhuǎn)換精度越高；2、逐次比較型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換所需時(shí)間與其位數(shù)n和時(shí)鐘脈沖頻率有關(guān)，位數(shù)愈少，時(shí)鐘頻率越高，轉(zhuǎn)換所需時(shí)間越短.489.2.4雙積分式A/D轉(zhuǎn)換器（自學(xué)）

雙積分式A/D轉(zhuǎn)換器的基本指導(dǎo)思想:

對(duì)輸入模擬電壓和參考電壓分別進(jìn)行兩次積分，將輸入電壓平均值變換成與之成正比的時(shí)間間隔，然后利用時(shí)鐘脈沖和計(jì)數(shù)器測(cè)出此時(shí)間間隔，進(jìn)而得到相應(yīng)的數(shù)字量輸出。雙積分式A/D轉(zhuǎn)換器也稱(chēng)為電壓－時(shí)間－數(shù)字式積分器。491、電路組成5000000Cr信號(hào)將計(jì)數(shù)器清零；開(kāi)關(guān)S2閉合，待積分電容放電完畢后，斷開(kāi)S2使電容的初始電壓為0。2、工作原理(1)準(zhǔn)備階段：51經(jīng)過(guò)2n個(gè)CP(2)第一次積分：t=t0時(shí)，開(kāi)關(guān)S1與A端相接，積分器開(kāi)始對(duì)I積分。經(jīng)2n個(gè)CP后,開(kāi)