7數(shù)模及模數(shù)轉(zhuǎn)換器習(xí)題解答

自我檢測(cè)題1．就實(shí)質(zhì)而言，D/A變換器近似于譯碼器，A/D變換器近似于編碼器。2．電壓比較器相當(dāng)于1位A/D變換器。3．A/D變換的過(guò)程可分為采樣、保持、量化、編碼4個(gè)步驟。4．就逐次迫近型和雙積分型兩種A/D變換器而言，雙積分型的抗攪亂能力強(qiáng)，逐次迫近型的變換速度快。5．A/D變換器兩個(gè)最重要的指標(biāo)是分辨率和變換速度。6．8位D/A變換器當(dāng)輸入數(shù)字量只有最低位為1時(shí)，輸出電壓為，若輸入數(shù)字量只有最高位為1時(shí)，則輸出電壓為V。A．B．2.56C．D．都不是7．D/A變換器的主要參數(shù)有、變換精度和變換速度。A．分辨率B．輸入電阻C．輸出電阻D．參照電壓8．圖所示R-2R網(wǎng)絡(luò)型D/A變換器的變換公式為。VREFIRRR2R2R2R2R2RS3S2S1S0RF=R-vOi∑AD3D2D1D0+圖A．voVREF3i2VREF3iDi2B．voDi223324i0i0C．voVREF32iVREF32iDiD．voDi24i024i09．D/A變換器可能存在哪幾種變換偏差？試分析偏差的特色及其產(chǎn)生偏差的原由。解：D/A變換器的變換偏差是一個(gè)綜合性的靜態(tài)性能指標(biāo)，平常以偏移偏差、增益偏差、非線性偏差等內(nèi)容來(lái)描繪變換偏差。偏移偏差是指D/A變換器輸出模擬量的實(shí)質(zhì)初步數(shù)值與理想初步數(shù)值之差。增益偏差是指實(shí)質(zhì)變換特征曲線的斜率與理想特征曲線的斜率的偏差。D/A變換器實(shí)質(zhì)的包絡(luò)線與兩頭點(diǎn)間的直線比較仍可能存在偏差，這類(lèi)偏差稱(chēng)為非線性偏差。10．比較權(quán)電阻型、R-2R網(wǎng)絡(luò)型、權(quán)電流型等D/A變換器的特色，聯(lián)合制造工藝、變換的精度和變換的速度等方面比較。解：權(quán)電阻型D/A變換器的精度取決于權(quán)電阻精度和外接參照電源精度。因?yàn)槠渥柚捣秶珜?，很難保證每個(gè)電阻均有很高精度，所以在集成D/A變換器中極少采納。R-2R網(wǎng)絡(luò)型D/A變換器電阻網(wǎng)絡(luò)中只有R和2R兩種阻值的電阻，且比值為2。雖然集成電路技術(shù)制造的電阻值精度不高，但能夠較精準(zhǔn)地控制不一樣電阻之間的比值，從而使R-2R網(wǎng)絡(luò)型D/A變換器獲取較高精度。權(quán)電流型D/A變換器能夠除去模擬開(kāi)關(guān)導(dǎo)通電阻產(chǎn)生的影響。同時(shí)可獲取較高的變換速度。11．Σ－模／數(shù)（A／D）中包含哪些主要部分？它們各起什么作用？解：Σ－模／數(shù)變換器由1個(gè)差分放大器、一個(gè)積分器、1個(gè)比較器、1的DAC和數(shù)字濾波器構(gòu)成。

個(gè)

1bit差分放大器：將輸入信號(hào)

vI減去來(lái)自

1位

DAC的反應(yīng)信號(hào)獲取偏差信號(hào)，

ve=

vI－vf。積分器：積分器對(duì)偏差信號(hào)ve進(jìn)行積分。電壓比較器：當(dāng)積分器的輸出電壓vg＞0V時(shí)，輸出vg＇為高電平（邏輯1）；當(dāng)vg≤0V時(shí)，vg＇為低電平（邏輯0）。實(shí)質(zhì)上，該電壓比較器能夠看作是1位的ADC。1位的DAC：由一模擬選擇開(kāi)關(guān)構(gòu)成。當(dāng)輸入為邏輯1時(shí)，把輸出端vf接+VREF；當(dāng)輸入為邏輯0時(shí)，把輸出端vf接地。在采樣信號(hào)CP的作用下，D觸發(fā)器的Q端送出一串行的數(shù)字序列c。此串行的數(shù)字序列經(jīng)數(shù)字抽取濾波器濾波，從而獲取并行n位數(shù)字量輸出。12．從精度、工作速度和電路復(fù)雜性比較逐次迫近、并行比較、Σ－型A/D轉(zhuǎn)換器的特色。逐次迫近型A/D變換器的長(zhǎng)處是電路構(gòu)造簡(jiǎn)單，構(gòu)想奇妙，變換速度較快（只要要n+2個(gè)CP周期，n是位數(shù)），所以在集成A/D芯片頂用得最多。因?yàn)槲粩?shù)越多，變換時(shí)間越長(zhǎng)，所以，分辨率在14位至16位，速率高于幾Msps的逐次迫近ADC特別少見(jiàn)。并行比較型A/D變換器固然擁有變換速度極高的長(zhǎng)處，但n位的A/D變換器需要供給2n-1個(gè)比較器。Σ-變換器中的模擬部分特別簡(jiǎn)單（近似于一個(gè)1bitADC），而數(shù)字部分要復(fù)雜得多，依據(jù)功能可區(qū)分為數(shù)字濾波和抽取單元。因?yàn)楦鼫惤谝粋€(gè)數(shù)字器件，Σ-ADC的制造成本特別便宜。習(xí)題1．n位權(quán)電阻型D/A變換器以以下圖。1）試推導(dǎo)輸出電壓vO與輸入數(shù)字量的關(guān)系式；2）如n=8，VREF=-10V時(shí)，如輸入數(shù)碼為20H，試求輸出電壓值。Rf=R/2i∑-AvO+RIn-12RIn-22n-1RI0Sn-1Sn-2S0VREFDn-1Dn-2D0圖解：（1）vOVREFn1iDi22ni0（2）vO10321.25V2562．10位R-2R網(wǎng)絡(luò)型D/A變換器以以下圖。（1）求輸出電壓的取值范圍；（2）若要求輸入數(shù)字量為200H時(shí)輸出電壓vO=5V，試問(wèn)VREF應(yīng)取何值？IVREF

RRR2R2R2R2RS9S8S0Rf=R-vOi∑AD9D8D0+圖解：vOVREF92iDi210i0（1）輸出電壓范圍21010~VREF2102）VREF10235V-10V5123．已知R-2R網(wǎng)絡(luò)型D/A變換器VREF=+5V，試分別求出4位D/A變換器和8位D/A變換器的最大輸出電壓，并說(shuō)明這類(lèi)D/A變換器最大輸出電壓與位數(shù)的關(guān)系。解：4位D/A變換器的最大輸出電壓：vO5154.6875V168位D/A變換器的最大輸出電壓vO52554.98V256因而可知，最大輸出電壓隨位數(shù)增添而增添，但增添幅度其實(shí)不大。4．已知R-2R網(wǎng)絡(luò)型D/A變換器VREF=+5V，試分別求出4位D/A變換器和8位D/A變換器的最小輸出電壓，并說(shuō)明這類(lèi)D/A變換器最小輸出電壓與位數(shù)的關(guān)系。解：4位D/A變換器的最小輸出電壓vO510.625V168位D/A變換器的最小輸出電壓vO510.0195V256位數(shù)越多，最小輸出電壓越小。5．由555準(zhǔn)時(shí)器、3位二進(jìn)制加計(jì)數(shù)器、理想運(yùn)算放大器A構(gòu)成以以下圖電路。設(shè)計(jì)數(shù)器初始狀態(tài)為000，且輸出低電平VOL=0V，輸出高電平VOH=V，Rd為異步清零端，高電平有效。1）說(shuō)明虛框（1）、（2）部分各構(gòu)成什么功能電路？2）虛框（3）構(gòu)成幾進(jìn)制計(jì)器？3）對(duì)應(yīng)CP畫(huà)出vO波形，并標(biāo)出電壓值。VDDRR2R3RRRD2R2R2R2RvO1DISC748AvI165553（2）R2vI2215Q0Q1Q2CCP0.01μF三位二進(jìn)制RD加法計(jì)數(shù)器（1）（3）圖解：（1）虛框（

1）電路為多諧振蕩器，虛框（

2）電路為

D/A變換器，2

34Q2Q1Q0000001010011（3）利用疊加定理可得D/A變換器的輸出表達(dá)式為vOVOH(1Q01Q11Q2)842當(dāng)Q2Q1Q0=000時(shí)，vO=0V；當(dāng)Q2Q1Q0=001時(shí)，vO=；當(dāng)Q2Q1Q0=010時(shí)，vO=；當(dāng)Q2Q1Q0=011時(shí)，vO=；所以，對(duì)應(yīng)CP的vO波形為：CPvO/V0t-0.4V-0.8V-1.2V6．一程控增益放大電路以以下圖，圖中Di=1時(shí)，相應(yīng)的模擬開(kāi)關(guān)Si與vI相接；Di=0，Si與地相接。（1）試求該放大電路的電壓放大倍數(shù)AVvO與數(shù)字量D3D2D1D0之間的關(guān)系表達(dá)vI式；（2）試求該放大電路的輸入電阻RIvI3210iI與數(shù)字量DDDD之間的關(guān)系表達(dá)式。vIS0RD0RS1R/2D1S2R/4-vOD2+AS3R/8D3圖解：（1）vO（D323D222120）vID12D0AVvO（D323D222D121D020）vI（2）ivID323D222D121D020RRIvIRiID23D22D21D2032017．關(guān)于一個(gè)8位D/A變換器：01001101時(shí)，輸出電壓v（1）若最小輸出電壓增量V為，試問(wèn)當(dāng)輸入代碼為L(zhǎng)SBO為多少伏？（2）假定D/A變換器的變換偏差為1/2LSB，若某一系統(tǒng)中要求D/A變換器的精度小于%，試問(wèn)這一D/A變換器可否應(yīng)用？解：（1）當(dāng)8位D/A變換器的最小輸出電壓增量為時(shí)，輸入代碼為01001101所對(duì)應(yīng)的輸出電壓：O6320v=（2+2+2+2）=。（2）8位D/A變換器的分辨率百分?jǐn)?shù)為：1281

100%0.3922%（3）因?yàn)镈/A變換器的變換偏差為1/2LSB，若要求D/A變換器的精度小于%（精度是變換偏差與最大輸出電壓之比），則其分辨率應(yīng)小于%，所以這一8位D/A變換器滿(mǎn)足要求。8．A/D變換器中取量化單位為，把0～10V的模擬電壓信號(hào)變換為3位二進(jìn)制代碼，若最大批化偏差為，要求列表表示模擬電平與二進(jìn)制代碼的關(guān)系，并指出的值。模擬電平二進(jìn)制代碼000001010011100101110111解：1010VLSB1.25V238模擬電平（V）二進(jìn)制代碼0＜vI≤000＜vI≤2.50012.5＜vI≤3.75010＜vI≤5.0011＜vI≤6.25100＜vI≤7.51017.5＜vI≤5110＜vI≤1119．一個(gè)6位并行比較型A/D變換器，為量化0~5V電壓，問(wèn)量化值△應(yīng)為多少？共需多少比較器？工作時(shí)能否要取樣保持電路？為何？解：15V5V64共需要63個(gè)比較器。工作時(shí)不需要采樣保持器，因?yàn)樽儞Q速度極快，在變換過(guò)程中可以為輸入電壓不變。10．3位并行比較型A/D變換器原理圖以以下圖?；鶞?zhǔn)電壓VREF=。1）該電路采納的是哪一種量化方式？其量化偏差為何值？2）該電路同意變換的電壓最大值是多少？3）設(shè)輸入電壓VI=，問(wèn)圖中編碼器的相應(yīng)輸入數(shù)據(jù)C6C5C4C3C2C1C0和輸出數(shù)據(jù)D2D1D0各是多少？解：（1）采納4舍5入的量化方式。1VREF0.4V。電路的最大批化偏差不大8于10.2V。2（2）該電路同意變換的電壓最大值為：V15V3VI(max)16REF（3）當(dāng)輸入電壓為時(shí)，代碼變換器（即編碼器）的輸入數(shù)據(jù)CCCCCCC6543210=0011111，輸出數(shù)據(jù)DDD=101。21011．如圖（a）所示為一4位逐次迫近型A/D變換器，其4位D/A輸出波形O與輸v入電壓vI分別如圖（b）和（c）所示。（1）變換結(jié)束時(shí)，圖（b）和（c）的輸出數(shù)字量各為多少？（2）若4位A/D變換器的輸入滿(mǎn)量程電壓FS=5V，預(yù)計(jì)兩種狀況下的輸入電壓V范圍各為多少？vODACVREFvOvOD3D2D1vID0vI+C逐次迫近CP存放器（SAR）v-0t0tI（a）（b）（c）1/2VLSB。圖解：（1）圖（b）輸出的數(shù)字量為0100，圖（c）輸出的數(shù)字量為1011（2）VLSB=55，且A/D變換器采納只舍不入量化方式。輸出數(shù)字量0100對(duì)應(yīng)的電2n16壓范圍為＜vI＜；輸出數(shù)字量1011對(duì)應(yīng)的電壓范圍為＜I＜。v12．計(jì)數(shù)式A／D變換器框圖以以下圖。D／A變換器輸出最大電壓vomax=5V，vI為輸入模擬電壓，X為變換控制端，CP為時(shí)鐘輸入，變換器工作前X＝0，R使計(jì)數(shù)器清D零。已知，vI＞O時(shí)，vC＝1；I≤O時(shí)，C＝0。當(dāng)vI＝時(shí)，試問(wèn)vvvv1）輸出的二進(jìn)制數(shù)D4D3D2D1D0＝？2）變換偏差為多少？3）如何提升變換精度？vIvODACD4+-D3CD2D1vCD0&Q4Q3Q2Q1Q0CP5位二進(jìn)制X加法計(jì)數(shù)器RD圖解：（1）A/D分辨率即最小量化單位SVLSB550.161922n131當(dāng)VI=時(shí)，1.27.4410D4D3D2DD0010002S12）變換偏差=23×=3）可用兩種措施：增添計(jì)數(shù)器位數(shù)采納四舍五入量化，在D/A輸出加一個(gè)負(fù)向偏移電壓關(guān)于n位的計(jì)數(shù)型A/D變換器，其最大的變換時(shí)間可達(dá)2n-1個(gè)時(shí)鐘周期。并且計(jì)數(shù)器的時(shí)鐘頻次不可以太高，以便在每個(gè)時(shí)鐘周期內(nèi)DAC能成立穩(wěn)固的電壓輸出。所以，計(jì)數(shù)型A/D變換器只好用于對(duì)變換速度要求不高的場(chǎng)合。13．10位雙積分型D/A變換器的基準(zhǔn)電壓入電壓vI=2V時(shí)，達(dá)成A/D變換器所需要的時(shí)間。解：第1次積分所需要的時(shí)間：

VREF=8V，時(shí)鐘頻次

fCP為

1MHz，則當(dāng)輸T1=TCP×210=1us×1024=1024us第2次積分所需要的時(shí)間：T2=TCP×210×=1us×256=256us總合需要時(shí)間T=T1+T2=1024+256=1280us14．雙積分式A／D以以下圖。1）若被測(cè)電壓vI（max）＝2V，要求分辨率≤，則二進(jìn)制計(jì)數(shù)器的計(jì)數(shù)總?cè)萘縉應(yīng)大于多少？2）需要多少位的二進(jìn)制計(jì)數(shù)器？3）若時(shí)鐘頻次fcp=200kHz，則采樣保持時(shí)間為多少？（4）若fcp=200kHz，∣vI∣＜∣VREF∣＝2V，積分器輸出電壓