中南大學(xué)數(shù)電復(fù)習(xí)剛要

總復(fù)習(xí)一、邏輯代數(shù)基礎(chǔ)二、門電路三、組合邏輯電路四、觸發(fā)器五、時(shí)序邏輯電路六、半導(dǎo)體存儲(chǔ)器七、數(shù)字系統(tǒng)的分析與設(shè)計(jì)八、可編程邏輯器件九、脈沖波形的產(chǎn)生與整形十、數(shù)-模和模-數(shù)轉(zhuǎn)換一、各部分內(nèi)容的分?jǐn)?shù)比值：1、邏輯代數(shù)基礎(chǔ)（8）10%2、門電路（6）------5~10%3、組合邏輯電路（6）---10~15%4、觸發(fā)器（4）-------5~10%5、時(shí)序邏輯電路（10）-----15~20%6、半導(dǎo)體存儲(chǔ)器（4）--------5~10%7、數(shù)字系統(tǒng)的分析與設(shè)計(jì)（6）---10~20%8、可編程邏輯器件（4）

---------5%9、脈沖波形的產(chǎn)生與整形（4）------5%10、數(shù)-模和模-數(shù)轉(zhuǎn)換（4）---------5%每章有考題，1、2、3部分占35%，4、5、7部分占40%，6、8、9、10部分占25%數(shù)字電子技術(shù)基礎(chǔ)考試大綱（1）數(shù)字電子技術(shù)基礎(chǔ)考試大綱（2）1、概念題（20%）

概念、定義、基本原理、參數(shù)計(jì)算

－－

填空、選擇、判斷2、基本題（60%）

基本分析方法（40%）、基本設(shè)計(jì)方法（20%）3、綜合題（20%）

方法的綜合、內(nèi)容的綜合、題型的變化二、試題類型數(shù)字電子技術(shù)基礎(chǔ)考試大綱（3）課堂例題課堂練習(xí)布置作業(yè)習(xí)題課三、考試題出處掌握邏輯代數(shù)的三種基本運(yùn)算、五種復(fù)合運(yùn)算（邏輯定義、表達(dá)

式、真值表、邏輯符號(hào)、混合邏輯）掌握邏輯代數(shù)的公式、定理和規(guī)則掌握邏輯函數(shù)的幾種表示方法及其相互轉(zhuǎn)換，包括真值表、邏輯表達(dá)

式、邏輯圖、最小項(xiàng)表達(dá)式、卡諾圖熟練掌握邏輯函數(shù)的兩種化簡(jiǎn)方法（代數(shù)法、卡諾圖法）掌握用與非門、或非門、與或非門實(shí)現(xiàn)邏輯函數(shù)的方法

第一章邏輯代數(shù)基礎(chǔ)了解TTL門電路（反相器）的電路結(jié)構(gòu)、工作原理及有關(guān)特性（輸入特性、輸出特性、電壓傳輸特性、輸入負(fù)載特性）和參數(shù)（UOH、UOL、UTH、IIS、IIH）了解CMOS門電路（反相器）的電路結(jié)構(gòu)、工作原理及有關(guān)特性（輸入特性、輸出特性、電壓傳輸特性、輸入負(fù)載特性）和參數(shù)（UOH、UOL、UTH、IIS、IIH）掌握幾種特殊結(jié)構(gòu)的門電路的電路結(jié)構(gòu)、工作原理及其應(yīng)用（OC門、TSL門、TG門、模擬開關(guān)）第二章門電路1、寫出反函數(shù)

2、化簡(jiǎn)3、圖1、2中電路由TTL門電路構(gòu)成，圖3由CMOS門電路構(gòu)成，試分別寫出F1、F2、F3的表達(dá)式。正確理解各種常用組合邏輯電路的邏輯功能，包括編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、大小比較器、奇偶校驗(yàn)器掌握幾塊集成中規(guī)模組合邏輯電路的邏輯功能及應(yīng)用（74LS138、74LS283、74LS153

、74LS151、74LS148、74LS85）第三章組合邏輯電路掌握組合邏輯電路的分析方法SSIMSI+SSI掌握組合邏輯電路的設(shè)計(jì)方法SSIMSI+SSI設(shè)計(jì)1、設(shè)計(jì)一位十進(jìn)制數(shù)的四舍五入電路（采用8421BCD碼）。要求只設(shè)定一個(gè)輸出，并畫出用最簡(jiǎn)與非門實(shí)現(xiàn)的邏輯電路圖。2、試設(shè)計(jì)一個(gè)8421BCD碼的數(shù)值檢測(cè)電路，要求當(dāng)輸入等于2或大于7時(shí)，電路輸出為1，否則輸出為0。3、試設(shè)計(jì)四位奇偶校驗(yàn)器。4、設(shè)計(jì)一個(gè)二位二進(jìn)制數(shù)碼乘法器，其中A=A1A0,B=B1B0，產(chǎn)生的積為Y3Y2Y1Y0。第四章觸發(fā)器第五章時(shí)序邏輯電路正確理解各種觸發(fā)器的電路結(jié)構(gòu)及其動(dòng)作特點(diǎn)（基本型、同步型、主從型、邊沿型）掌握各種觸發(fā)器的邏輯功能（RSF、JKF、TF、T`F、DF的功能表、特性方程）掌握各種觸發(fā)器的邏輯功能的相互轉(zhuǎn)換（JKF、DF轉(zhuǎn)換為TF、T`F等）正確理解各種常用時(shí)序邏輯電路的邏輯功能（寄存器、計(jì)數(shù)器）正確理解寄存器的并行置數(shù)、移位、

環(huán)形移位、扭環(huán)形移位等邏輯功能；理解二進(jìn)制加/減計(jì)數(shù)器的邏輯功能；正確理解十進(jìn)制加/減計(jì)數(shù)器的邏輯功能。掌握幾塊集成中規(guī)模集成時(shí)序邏輯電路邏輯功能及其應(yīng)用（74LS161、74LS160、74LS194、74LS290）熟練掌握同步時(shí)序邏輯電路的分析方法一般分析方法（

SSI）用MSI構(gòu)成的任意計(jì)數(shù)器的分析異步時(shí)序邏輯電路的時(shí)序圖分析方法

了解異步二進(jìn)制計(jì)數(shù)器、同步二進(jìn)制計(jì)數(shù)器的構(gòu)造方法了解移位、

環(huán)形移位、扭環(huán)形移位寄存器的構(gòu)造方法了解同步時(shí)序邏輯電路的一般設(shè)計(jì)方法（SSI）掌握用MSI設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器的方法掌握時(shí)序邏輯電路的設(shè)計(jì)方法例：已知電路及CP、A的波形如圖所示，設(shè)觸發(fā)器的初態(tài)均為“0”，試畫出輸出端B和C

的波形。BC例：試用74LS161設(shè)計(jì)一計(jì)數(shù)器完成下列計(jì)數(shù)循環(huán)。分析：作用態(tài)：0111

目標(biāo)態(tài)：0001采用同步置數(shù)法電路如圖所示，其中RA=RB=10kΩ,C=0.1μf，試問：1、在Uk為高電平期間，由555定時(shí)器構(gòu)成的是什么電路，其輸出U0的頻率f0=?2、分析由JK觸發(fā)器FF1、FF2、FF3構(gòu)成的計(jì)數(shù)器電路，要求：寫出驅(qū)動(dòng)方程和狀態(tài)方程，畫出完整的狀態(tài)轉(zhuǎn)換圖；3、設(shè)Q3、Q2、Q1的初態(tài)為000，Uk所加正脈沖的寬度為Tw=5/f0，脈沖過后Q3、Q2、Q1將保持在哪個(gè)狀態(tài)？掌握數(shù)字系統(tǒng)的功能擴(kuò)展方法掌握數(shù)字系統(tǒng)的分析方法第七章數(shù)字系統(tǒng)分析例：由同步十進(jìn)制加法計(jì)數(shù)器74LS160構(gòu)成一數(shù)字系統(tǒng)如圖所示，假設(shè)計(jì)數(shù)器的初態(tài)為0,測(cè)得組合邏輯電路的真值表如下所示：

1、畫出74LS160的狀態(tài)轉(zhuǎn)換圖；2、畫出整個(gè)數(shù)字系統(tǒng)的時(shí)序圖；

3、如果用同步四位二進(jìn)制加法計(jì)數(shù)器74LS161代替74LS160,試畫出其電路圖（要求采用置數(shù)法）；4、試用一片二進(jìn)制譯碼器74LS138輔助與非門實(shí)現(xiàn)該組合邏輯電路功能。第六章半導(dǎo)體存儲(chǔ)器第八章脈沖波形的產(chǎn)生與整形第九章可編程邏輯器件第十章數(shù)模和模數(shù)轉(zhuǎn)換了解ROM、RAM的特點(diǎn)、分類、電路結(jié)構(gòu)、工作原理；掌握ROM實(shí)現(xiàn)組合邏輯函數(shù)的方法；正確理解6116、2716、2864的邏輯功能。第六章半導(dǎo)體存儲(chǔ)器了解施密特觸發(fā)器、多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器的特點(diǎn)及作用；掌握用555構(gòu)成的施密特觸發(fā)器、多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器的電路結(jié)構(gòu)及工作原理、有關(guān)波形的畫法及有關(guān)參數(shù)的計(jì)算。第八章脈沖波形的產(chǎn)生與整形了解PLA、PAL、GAL的特點(diǎn)、電路結(jié)構(gòu)、工作原理；掌握PLA實(shí)現(xiàn)組合邏輯函數(shù)的方法；了解GAL的OLMC及其工作方式。第九章可編程邏輯器件了解DAC的有關(guān)概念、輸出電壓的計(jì)算及性能指標(biāo)；了解A/D轉(zhuǎn)換的有關(guān)過程；了解各種ADC工作原理及特點(diǎn)。第十章數(shù)模和模數(shù)轉(zhuǎn)換半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)主要包含三個(gè)部分，分別是（）、（）、（）。8位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量10000000為5v。若只有最低位為高電平，則輸出電壓為（）v；當(dāng)輸入為10001000，則輸出電壓為（）v。就逐次漸近型和雙積分型兩種A/D轉(zhuǎn)換器而言，（）的抗干擾能力強(qiáng)，（）的轉(zhuǎn)換速度快。由555定時(shí)器構(gòu)成的三種電路中，（）和（）是脈沖的整形電路。與PAL相比，GAL器件有可編程的輸出結(jié)構(gòu)，它是通過對(duì)（）進(jìn)行編程設(shè)定其（