模擬電路與數(shù)字電路91_第1頁
模擬電路與數(shù)字電路91_第2頁
模擬電路與數(shù)字電路91_第3頁
模擬電路與數(shù)字電路91_第4頁
模擬電路與數(shù)字電路91_第5頁
已閱讀5頁,還剩28頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

組合邏輯電路組合邏輯電路概述組合邏輯電路分析基礎(chǔ)組合邏輯電路設(shè)計基礎(chǔ)幾種常用的組合邏輯電路概述邏輯電路組合邏輯電路時序邏輯電路功能:輸出只取決于當(dāng)前的輸入。組成:門電路,不存在記憶元件。功能:輸出取決于當(dāng)前的輸入和狀態(tài)。組成:組合電路、記憶元件。門電路的作用:是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路,與基本邏輯關(guān)系相對應(yīng)。門電路的主要類型:與門、或門、非門、與非門、或非門、異或門等。門電路的輸入、輸出狀態(tài)與賦值對應(yīng)關(guān)系:正邏輯:高電位對應(yīng)“1”;低電位對應(yīng)“0”?;旌线壿嫞狠斎胗谜壿嫛⑤敵鲇秘?fù)邏輯;或者輸入用負(fù)邏輯、輸出用正邏輯。一般采用正邏輯負(fù)邏輯:高電位對應(yīng)“0”;低電位對應(yīng)“1”。邏輯門100VVcc在數(shù)字電路中,電壓值為多少并不重要,只要能判斷高低電平即可。K開------VO輸出高電平,對應(yīng)“1”。K合------VO輸出低電平,對應(yīng)“0”。VOKVccRVV數(shù)字集成電路:在一塊半導(dǎo)體基片上制作出一個完整的邏輯電路所需要的全部元件和連線。使用時接電源、輸入和輸出。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價格便宜的特點(diǎn)。TTL型電路:輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管,稱之為:

Transistor—TransistorLogic。

TTL邏輯器件分成54系列和74系列兩大類,其電路結(jié)構(gòu)、邏輯功能和電氣參數(shù)完全相同。不同的是54系列工作環(huán)境溫度、電源工作范圍比74系列的寬。組合電路的研究內(nèi)容:分析:設(shè)計:給定邏輯圖得到邏輯功能分析給定邏輯功能畫出邏輯圖設(shè)計組合邏輯電路分析基礎(chǔ)1.由給定的邏輯電路圖逐級寫出邏輯表達(dá)式;分析步驟:2.根據(jù)邏輯表達(dá)式列出真值表;3.由真值表或表達(dá)式分析電路功能。電路結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系例:分析下圖的邏輯功能。

&&&ABF真值表特點(diǎn):輸入相同為“1”;輸入不同為“0”。同或門=1ABF組合邏輯電路設(shè)計基礎(chǔ)任務(wù)要求最簡單的邏輯電路1.指定實(shí)際問題的邏輯含義,列出真值表;設(shè)計步驟:2.由真值表寫出邏輯表達(dá)式;3.化簡、變換輸出邏輯表達(dá)式;4.畫出邏輯圖。例:設(shè)計三人表決電路(A、B、C)。每人一個按鍵,如果同意則按下,不同意則不按。結(jié)果用指示燈表示,多數(shù)同意時指示燈亮,否則不亮。1.

首先指明邏輯符號取“0”、“1”的含義。2.

根據(jù)題意列出真值表。真值表三個按鍵A、B、C按下時為“1”,不按時為“0”。輸出是F,多數(shù)贊成時是“1”,否則是“0”。真值表3.

畫出卡諾圖,并用卡諾圖化簡:ABC0001111001ABACBC4.根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF(1)

若用與、或門實(shí)現(xiàn)&&&&ABCF(2)

若用與非門實(shí)現(xiàn)幾種常用的組合邏輯電路1編碼器2譯碼器3數(shù)據(jù)選擇器4加法器5數(shù)值比較器1編碼器所謂編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。n個二進(jìn)制代碼(n位二進(jìn)制數(shù))有2n種不同的組合,可以表示2n個信號。一、二進(jìn)制編碼器二進(jìn)制編碼器的作用:將一系列信號狀態(tài)編制成二進(jìn)制代碼。輸入:X0、X1、X2、X3輸出:A1、A0對應(yīng)關(guān)系:輸入A1A0

X000

X101

X210

X311例9.5:設(shè)計一個具有互相排斥輸入條件的編碼器X3X2X1X0A1A00000××0001000010010011××0100100101××0110××0111××000111001××010××1011××100××1101××1110××1111××

X3X2X1X0000111100001111011××××××××××××00A1=X2+X3000111100001111010××××××××××××01X3X2X1X0A0=X1+X34線—2線編碼器電路圖:≥1≥1X2X3X3X1A1A0編碼器在任何時候只允許有一個輸入信號有效;(2)電路無X0輸入端;(3)電路無輸入時,編碼器的輸出與X0編碼等效.帶輸出使能(Enable)端的優(yōu)先編碼器:輸出使能端:用于判別電路是否有信號輸入。優(yōu)先:對輸入信號按輕重緩急排序,當(dāng)有多個信號同時輸入時,只對優(yōu)先權(quán)高的一個信號進(jìn)行編碼。下面把上例4線—2線編碼器改成帶輸出使能(Enable)端的優(yōu)先編碼器,假設(shè)輸入信號優(yōu)先級的次序?yàn)?X3,X2,X1,X0。X3X2X1X0A1A0E0000000

1000100000100100011010010010001011000

11010001111001

0001101

0011101

0101101

01111011001101

1011101

1101101

111110

X3X2X1X000011110000111101100111111111100A1=X2+X3X3X2X1X000011110000111101001000111111101A0=X3+X2X1EO=X3X2X1X0=X3+X2+X1+X0≥1≥1&≥1X2X1X3X2X0A0A1EO編碼器電路圖二、二——十進(jìn)制編碼器二——十進(jìn)制編碼器的作用:將十個狀態(tài)(對應(yīng)于十進(jìn)制的十個代碼)編制成BCD碼。十個輸入需要幾位輸出?四位輸入:I0I9輸出:F4

F1三、通用編碼器集成電路兩種主要集成電路:10線—4線優(yōu)先編碼器;8線—3線優(yōu)先編碼器。123456789I1I2I3I9HPRI/BCD1248Y0Y1Y2Y3741471、74147為10線—4線優(yōu)先編碼器,輸入為低電平有效,輸出為8421BCD

反碼,HPRI是最高位優(yōu)先編碼器的說明。輸出(8421反碼)十進(jìn)制數(shù)10線—4線優(yōu)先編碼器真值表(74147)輸入I1I2I3I4I5I6I7I8I9Y3Y2Y1Y00987654321111111111××××××××××××××××××××××××××××××××××××

0010110111011110111110111111011111110111111110110011110001001101010111100110111101111例如:若輸入I8、I5、I2為0(有效),其它輸入為1

。則編碼器對I8進(jìn)行編碼,輸出Y3Y2Y1Y0=0111(1000的反碼)。YEX1234567I0I1I2I7HPRI/BIN124Y0Y1Y2074148YSENST2、74148為8線—3線優(yōu)先編碼器,輸入為低電平有效,輸出為3位二進(jìn)制反碼,HPRI是最高位優(yōu)先編碼器的說明。圖中:ST端為輸入控制端,當(dāng)ST=0時,電路處于正常工作狀態(tài);當(dāng)ST=1時,電路禁止工作。輸出(二進(jìn)制反碼)Y2Y1Y0YEX

Ys

8線—3線優(yōu)先編碼器真值表(74148)輸入1000000000

11111111××

××××××

11110000010010101001011011000110101110011110111111STI0I1I2I3I4I5I6I7×××××××0××

××

××

01××××

×0

11××××

01

11××

×0

11

11××

01

11

11×0

11

11

11

01

11

11

11YS=STI0I1I2I3I4I5I6I7YEX=ST(I0+I1+I2+I3+I4+I5+I6+I7)YS:選通輸出端YEX:擴(kuò)展輸出端當(dāng)ST=0(即正常工作時),若無編碼信號輸入(即編碼輸入信號Ii均為1),則YS=0

。說明當(dāng)YS=0時,電路在工作狀態(tài),但無編碼信號輸入。這時Y2Y1Y0=111;若有編碼信號輸入,則YS=1。當(dāng)ST=0(即正常工作時),若有編碼信號輸入(即至少有一個Ii為0),則YEX=0.說明當(dāng)YEX=0時,電路在工作狀態(tài),而且有編碼信號輸入.若無編碼信號輸入,則YEX=1。例9.6

:試用兩片74148編碼器和邏輯門構(gòu)成16線—4線優(yōu)先編碼器分析:對應(yīng)于輸入I0~I7的編碼輸出的低3位a0a1a2與對應(yīng)于輸入I8~I15的編碼輸出的低3位a0a1a2是完全相同的,所不同的只是最高位a3,前者的a3為邏輯1,后者的a3為邏輯0。YEX1234567I0I7HPRI/BIN124074148YSENSTYEX1234567I8I15HPRI/BIN124074148YSENST&&&a0a1a2a31111~10000111~0000輸出(二進(jìn)制反碼)Y2Y1Y0YEX

Ys

8線—3線優(yōu)先編碼器真值表(74148)輸入1000000000

11111111××

××××××

1111000001001010100

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論