第三章內(nèi)部存儲(chǔ)器

第三章存儲(chǔ)系統(tǒng)3.1存儲(chǔ)器概述

3.2SRAM存儲(chǔ)器

3.3DRAM存儲(chǔ)器

3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器

3.5并行存儲(chǔ)器

3.6Cache存儲(chǔ)器第3章內(nèi)部存儲(chǔ)器

3.1存儲(chǔ)器概述

3.1.1存儲(chǔ)器分類(lèi)

3.1.2存儲(chǔ)器的分級(jí)結(jié)構(gòu)

3.1.3主存儲(chǔ)器的技術(shù)指標(biāo)

半導(dǎo)體存儲(chǔ)器磁表面存儲(chǔ)器存儲(chǔ)器分類(lèi)按存儲(chǔ)介質(zhì)分

隨機(jī)存儲(chǔ)器順序存儲(chǔ)器按存取方式分

任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間和存儲(chǔ)單元的物理位置無(wú)關(guān)只能按某種順序來(lái)存取，存取時(shí)間和存儲(chǔ)單元的物理位置有關(guān)只讀存儲(chǔ)器ROM隨機(jī)讀寫(xiě)存儲(chǔ)器RAM按存儲(chǔ)內(nèi)容可變性分

半導(dǎo)體存儲(chǔ)器磁表面存儲(chǔ)器易失性存儲(chǔ)器非易失性存儲(chǔ)器按信息易失性分

RAM磁表面存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器高速緩沖存儲(chǔ)器控制存儲(chǔ)器按在計(jì)算機(jī)系統(tǒng)中的作用分

局部性一個(gè)編寫(xiě)良好的計(jì)算機(jī)程序具有良好的局部性，傾向于引用鄰近于最近引用過(guò)的數(shù)據(jù)項(xiàng)，或者引用過(guò)得數(shù)據(jù)項(xiàng)本身，這個(gè)特性稱(chēng)為局部性原理。局部性通常有兩種不同形式：時(shí)間局部性和空間局部性。具有良好局部性的程序比局部性差的程序運(yùn)行得更快。局部性原理允許計(jì)算機(jī)設(shè)計(jì)者通過(guò)引入“高速緩存存儲(chǔ)器”的小而快速的存儲(chǔ)器來(lái)保存最近唄引用的指令和數(shù)據(jù)項(xiàng)，從而提高對(duì)主存的訪問(wèn)速度。Web瀏覽器將最近被引用的文檔放在本地磁盤(pán)上，利用的時(shí)間局部性。二維數(shù)組訪問(wèn)行優(yōu)先訪問(wèn)intsumarrayrows(inta[][]){intsum=0;intm=a.length;intn=a[0].length;for(inti=0;i<m;i++)for(intj=0;j<n;j++)sum+=a[i][j];returnsum;}列優(yōu)先訪問(wèn)intsumarraycols(inta[][]){intsum=0;intm=a.length;intn=a[0].length;for(intj=0;j<n;j++)for(inti=0;i<m;i++)sum+=a[i][j];returnsum;}地址048121620內(nèi)容a00a01a02a10a11a12行訪問(wèn)順序123456列訪問(wèn)順序1352463.1.2存儲(chǔ)器的分級(jí)結(jié)構(gòu)

高速緩沖存儲(chǔ)器：高速小容量半導(dǎo)體存儲(chǔ)器存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)內(nèi)存：CPU可直接訪問(wèn)的存儲(chǔ)器外存：大容量輔助存儲(chǔ)器。用來(lái)存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫(kù)。play3.1.3主存儲(chǔ)器的技術(shù)指標(biāo)主存儲(chǔ)器的主要幾項(xiàng)技術(shù)指標(biāo)指標(biāo)含義表現(xiàn)單位存儲(chǔ)容量在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)存儲(chǔ)空間的大小字?jǐn)?shù)，字節(jié)數(shù)存取時(shí)間啟動(dòng)到完成一次存儲(chǔ)器操作所經(jīng)歷的時(shí)間主存的速度ｎｓ存儲(chǔ)周期連續(xù)啟動(dòng)兩次操作所需間隔的最小時(shí)間主存的速度ｎｓ存儲(chǔ)器帶寬單位時(shí)間里存儲(chǔ)器所存取的信息量數(shù)據(jù)傳輸速率技術(shù)指標(biāo)位/秒，字節(jié)/秒3.2SRAM存儲(chǔ)器

3.2.1基本的靜態(tài)存儲(chǔ)元陣列

3.2.2基本的SRAM邏輯結(jié)構(gòu)

3.2.3存儲(chǔ)器的讀寫(xiě)周期

目前廣泛使用的內(nèi)存是半導(dǎo)體存儲(chǔ)器。優(yōu)點(diǎn)：存取速度快，存儲(chǔ)體積小，可靠性高，價(jià)格低；缺點(diǎn)：斷電后不能保存信息。根據(jù)存儲(chǔ)原理不同，可分為靜態(tài)讀寫(xiě)存儲(chǔ)器（SRAM）和動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器（DRAM）。SRAM存取速度快，但容量不如DRAM大。知識(shí)補(bǔ)充：基本記憶元件

觸發(fā)器——RS觸發(fā)器定義3－1：電器元件撤去之后，狀態(tài)仍然保持不變的情況稱(chēng)為穩(wěn)態(tài)。工作原理：瞬間S=1(高電位)時(shí),Q’為低電位，Q為高電位；瞬間R=1(高電位)時(shí),Q’為高電位，Q為低電位；當(dāng)S=1且R=0時(shí)，Q’為低電位，Q為高電位；當(dāng)S=0且R=1時(shí)，Q’為高電位，Q為低電位；當(dāng)R=S=1時(shí)，會(huì)出現(xiàn)Q=Q’=1和Q=Q’=0的不斷交替，形成一種不穩(wěn)定狀態(tài)。當(dāng)R=S=1時(shí)，會(huì)出現(xiàn)Q=Q’=1和Q=Q’=0的不斷交替，形成一種不穩(wěn)定狀態(tài)。RS觸發(fā)器的Q端輸出是隨著R,S端的輸入，瞬時(shí)變化的：當(dāng)S=1時(shí)Q=1,當(dāng)R=1時(shí)Q=0，因此S端稱(chēng)為置位端，而R稱(chēng)為復(fù)位端。基本記憶元件

觸發(fā)器——D型觸發(fā)器D型觸發(fā)器主要是在RS觸發(fā)器的兩個(gè)輸入端之間接了一個(gè)非門(mén)電路，改由一個(gè)輸入端D輸入數(shù)據(jù)。這樣就避免了觸發(fā)器出現(xiàn)不穩(wěn)定狀態(tài)的輸出?；居洃浽?/p>

時(shí)標(biāo)與邊緣觸發(fā)器——時(shí)標(biāo)觸發(fā)器時(shí)標(biāo)觸發(fā)器的結(jié)構(gòu)時(shí)標(biāo)觸發(fā)器的工作原理

不論D端加任何電位，由于R,S的前端都有一個(gè)E門(mén)，故當(dāng)Clk不是高電位時(shí)，兩個(gè)E門(mén)都被封鎖，RS觸發(fā)器保持原狀態(tài)。只有當(dāng)Clk=1時(shí)，不論D是0還是1,兩個(gè)E門(mén)都打開(kāi)，跟前面的D觸發(fā)器工作過(guò)程一樣。定義3－2：時(shí)標(biāo)觸發(fā)器接收D端的數(shù)據(jù)過(guò)程稱(chēng)為觸發(fā)。基本記憶元件

時(shí)標(biāo)與邊緣觸發(fā)器——邊緣觸發(fā)器邊緣概念：電壓v瞬間從0變到1叫“前緣”，瞬間從1變到0叫“后緣”。在高電壓和低電壓的周期內(nèi)，什么狀態(tài)？？？阻容振蕩電路基本記憶元件

時(shí)標(biāo)與邊緣觸發(fā)器——邊緣觸發(fā)器邊緣觸發(fā)器：在時(shí)標(biāo)觸發(fā)器的clk前端加一個(gè)阻容振蕩電路，稱(chēng)為邊緣D型觸發(fā)器，簡(jiǎn)稱(chēng)“邊緣觸發(fā)器”。帶預(yù)置端和清除端的邊緣觸發(fā)器基本記憶元件

L門(mén)電路L門(mén)電路的組成L門(mén)的工作原理當(dāng)控制端LOAD＝1時(shí)，通過(guò)非門(mén)的作用E門(mén)A關(guān)閉，E門(mén)B打開(kāi)。此時(shí)D=X。于是當(dāng)Clk由0變到1時(shí)，Q=D=X即新數(shù)據(jù)進(jìn)入觸發(fā)器。當(dāng)控制端LOAD＝0時(shí)E門(mén)B關(guān)閉，E門(mén)A打開(kāi)。此時(shí)D=Y。于是當(dāng)Clk由0變到1時(shí)，Q=D=Y即原數(shù)據(jù)經(jīng)過(guò)Q,Y,D的循環(huán)得以保持，稱(chēng)為電路的自鎖狀態(tài)。

對(duì)計(jì)算機(jī)而言，時(shí)鐘脈沖是按一定頻率發(fā)出的，那么觸發(fā)器保持?jǐn)?shù)據(jù)就在兩個(gè)時(shí)鐘脈沖間隔時(shí)間？如何人為控制？基本記憶元件

JK觸發(fā)器——JK觸發(fā)器的構(gòu)造當(dāng)J=K=0時(shí)，前端的兩個(gè)E門(mén)C和D被阻塞，RS相當(dāng)于被斷開(kāi)，于是輸出不會(huì)發(fā)生變化，稱(chēng)為保持閉鎖狀態(tài)；當(dāng)J=0,K=1時(shí)，E門(mén)C被阻塞，E門(mén)D導(dǎo)通，使得Q=0,Q’=1，可見(jiàn)觸發(fā)器復(fù)位；當(dāng)J=1,K=0時(shí)，E門(mén)D被阻塞，E門(mén)C導(dǎo)通，使得Q=1,Q’=0，可見(jiàn)觸發(fā)器置位；當(dāng)J=K=1時(shí)，E門(mén)C,D都是導(dǎo)通的，觸發(fā)器會(huì)產(chǎn)生與原來(lái)相反的狀態(tài)，稱(chēng)為翻轉(zhuǎn)。反饋是將輸出信號(hào)的一部分或全部，通過(guò)某種方式送回到輸入端的電路連接方式?；居洃浽?/p>

JK觸發(fā)器——JK觸發(fā)器的工作過(guò)程基本記憶元件

觸發(fā)器總匯添加1個(gè)阻容振蕩電路，4個(gè)E門(mén)電路，實(shí)現(xiàn)將輸出信號(hào)一部分或全部送回到輸入端添加非門(mén)避免不穩(wěn)定狀態(tài)添加時(shí)鐘控制信號(hào)，實(shí)現(xiàn)時(shí)間控制添加阻容電路，實(shí)現(xiàn)邊緣觸發(fā)添加置位復(fù)位，實(shí)現(xiàn)置位復(fù)位功能不受時(shí)鐘控制添加Load控制，實(shí)現(xiàn)人工控制3.2.1基本的靜態(tài)存儲(chǔ)元陣列play鎖存器作為存儲(chǔ)元3.2.2基本的SRAM邏輯結(jié)構(gòu)SRAM芯片大多采用雙譯碼方式，以便組織更大的存儲(chǔ)容量。

二級(jí)譯碼：將地址分成x向、y向兩部分，第一級(jí)進(jìn)行x向(行譯碼)和y向(列譯碼)的獨(dú)立譯碼,然后在存儲(chǔ)陣列中完成第二級(jí)的交叉譯碼。

play讀與寫(xiě)的互鎖邏輯3.2.3存儲(chǔ)器的讀寫(xiě)周期3.2.3存儲(chǔ)器的讀寫(xiě)周期playSRAM高速運(yùn)行，但是功耗大，發(fā)熱?！纠肯聢D是SRAM的寫(xiě)入時(shí)序圖。其中R/W是讀/寫(xiě)命令控制線，當(dāng)R/W線為低電平時(shí),存儲(chǔ)器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫(xiě)入存儲(chǔ)器。請(qǐng)指出下圖寫(xiě)入時(shí)序中的錯(cuò)誤，并畫(huà)出正確的寫(xiě)入時(shí)序圖。地址數(shù)據(jù)CSR/Wplay3.3DRAM存儲(chǔ)器

3.3.1DRAM存儲(chǔ)位元的記憶原理

3.3.2DRAM芯片的邏輯結(jié)構(gòu)

3.3.3讀/寫(xiě)周期、刷新周期

3.3.4存儲(chǔ)器容量的擴(kuò)充

3.3.5高級(jí)的DRAM結(jié)構(gòu)

3.3.6DRAM主存讀/寫(xiě)的正確性校驗(yàn)

3.3.1DRAM存儲(chǔ)位元的記憶原理DRAM的存儲(chǔ)元是由一個(gè)MOS晶體管和電容器組成的記憶電路。play3.3.2DRAM芯片的邏輯結(jié)構(gòu)play3.3.2DRAM芯片的邏輯結(jié)構(gòu)DRAM與SRAM不同的是：（1）增加了行地址鎖存器和列地址鎖存器。

行地址由行選通信號(hào)/RAS打入到行地址鎖存器；列地址由列選通信號(hào)/CAS打入到列地址鎖存器。（2）增加了刷新計(jì)數(shù)器和相應(yīng)的控制電路。

DRAM讀出后必須刷新，而未讀寫(xiě)的存儲(chǔ)元也要定期刷新，而且要按行刷新，所以刷新計(jì)數(shù)器的長(zhǎng)度等于行地址鎖存器。3.3.3讀/寫(xiě)周期、刷新周期

讀周期、寫(xiě)周期的定義是從行選通信號(hào)RAS下降沿開(kāi)始，到下一個(gè)RAS信號(hào)的下降沿為止的時(shí)間，也就是連續(xù)兩個(gè)讀周期的時(shí)間間隔。

play2、刷新周期刷新周期：DRAM存儲(chǔ)位元是基于電容器上的電荷量存儲(chǔ)，這個(gè)電荷量隨著時(shí)間和溫度而減少，因此必須定期地刷新，以保持它們?cè)瓉?lái)記憶的正確信息。刷新操作有兩種刷新方式：集中式刷新:DRAM的所有行在每一個(gè)刷新周期中都被刷新。

例如刷新周期為8ms的內(nèi)存，將8ms時(shí)間分為兩部分：前一段時(shí)間進(jìn)行正常的讀/寫(xiě)操作，后一段時(shí)間（8ms至正常讀/寫(xiě)周期時(shí)間）做為集中刷新操作時(shí)間。

分散式刷新:每一行的刷新插入到正常的讀/寫(xiě)周期之中。

假設(shè)DRAM有1024行，如果刷新周期為8ms，則每一行必須每隔8ms÷1024=7.8us進(jìn)行一次。存儲(chǔ)器與CPU連接存儲(chǔ)器與CPU之間，要完成:①地址線的連接；②數(shù)據(jù)線的連接；③控制線的連接。存儲(chǔ)器芯片結(jié)構(gòu)：

芯片的存儲(chǔ)容量＝2M×N＝存儲(chǔ)單元數(shù)×每個(gè)存儲(chǔ)單元的數(shù)據(jù)位數(shù)

M＝芯片地址線的個(gè)數(shù)；N＝數(shù)據(jù)線的個(gè)數(shù)存儲(chǔ)器芯片的容量是有限的,為了滿(mǎn)足實(shí)際存儲(chǔ)器的容量要求，需要對(duì)存儲(chǔ)器進(jìn)行擴(kuò)展。字長(zhǎng)位數(shù)擴(kuò)展字存儲(chǔ)容量擴(kuò)展字位同時(shí)擴(kuò)展法

3.3.4存儲(chǔ)器容量的擴(kuò)充

字長(zhǎng)位數(shù)擴(kuò)展法當(dāng)芯片的單元數(shù)滿(mǎn)足存儲(chǔ)器單元數(shù)的要求，但單元中的位數(shù)不滿(mǎn)足要求時(shí)，需要進(jìn)行字長(zhǎng)位數(shù)擴(kuò)展。字存儲(chǔ)容量擴(kuò)展法當(dāng)芯片單元中的的位數(shù)滿(mǎn)足存儲(chǔ)器位數(shù)的要求，但單元數(shù)不滿(mǎn)足存儲(chǔ)器單元數(shù)要求時(shí)，需進(jìn)行字存儲(chǔ)容量擴(kuò)展。字位同時(shí)擴(kuò)展法當(dāng)芯片的單元數(shù)和單元的數(shù)據(jù)位均不滿(mǎn)足存儲(chǔ)器的要求時(shí)需要進(jìn)行字和位的同時(shí)擴(kuò)展。1．字長(zhǎng)位數(shù)擴(kuò)展當(dāng)芯片的單元數(shù)滿(mǎn)足存儲(chǔ)器單元數(shù)的要求，但單元中的位數(shù)不滿(mǎn)足要求時(shí)，需要進(jìn)行字長(zhǎng)位數(shù)擴(kuò)展。例：用1K×4位的存儲(chǔ)器芯片構(gòu)成1K×8位的存儲(chǔ)器。解：需要（1K×8）/（1K×4）＝2片地址線：存儲(chǔ)器10根；芯片10根數(shù)據(jù)線：存儲(chǔ)器8根；芯片4根

2片芯片的數(shù)據(jù)線分別連接D7～D4、D3～D0

控制線：讀寫(xiě)控制、使能控制E控制總線字長(zhǎng)位數(shù)擴(kuò)展的連接方式：

多個(gè)RAM芯片使用相同的地址信號(hào)、控制信號(hào)，數(shù)據(jù)線單獨(dú)列出，分別接到數(shù)據(jù)總線的對(duì)應(yīng)位。2．字存儲(chǔ)容量擴(kuò)展當(dāng)芯片單元中的的位數(shù)滿(mǎn)足存儲(chǔ)器位數(shù)的要求，但單元數(shù)不滿(mǎn)足存儲(chǔ)器單元數(shù)要求時(shí)。例：用16K×8位的存儲(chǔ)器芯片構(gòu)成64K×8位的存儲(chǔ)器。思路：1)所需芯片數(shù)量：

(64K×8位)/(16K×8位)=4片

2)芯片的連接方式

▲

地址線：存儲(chǔ)器16位A15～A0；芯片14位A13～A0

高兩位地址A15、A14用于選擇芯片

▲數(shù)據(jù)線：存儲(chǔ)器8位；芯片8位

▲

控制線：讀寫(xiě)控制；片選——由高位地址經(jīng)譯碼進(jìn)行控制0123字存儲(chǔ)容量擴(kuò)展用4片16K×8位RAM，擴(kuò)展成64K×8位存儲(chǔ)器片號(hào)A15A14A13…A0A15…A010000…0~11…10000~03FF20100…0~11…14000~7FFF31000…0~11…18000~BFFF41100…0~11…1C000~FFFFplay字存儲(chǔ)容量擴(kuò)展字存儲(chǔ)容量擴(kuò)展的連接方式：各芯片使用相同的數(shù)據(jù)線、控制線。CPU地址位數(shù)>芯片的地址輸入位數(shù)取一部分CPU地址，送各芯片的地址線；另一部分CPU地址（高位地址），經(jīng)譯碼器產(chǎn)生一組片選信號(hào)，各芯片的片選端選用其中一個(gè)片選信號(hào)。3．字和位同時(shí)擴(kuò)展當(dāng)芯片的單元數(shù)和單元的數(shù)據(jù)位均不滿(mǎn)足存儲(chǔ)器的要求時(shí)需要進(jìn)行字和位的同時(shí)擴(kuò)展。例：用2114芯片（1K×4位）組成4K×8位存儲(chǔ)器。解：所需芯片數(shù)：

▲地址線：存儲(chǔ)器12位A11～A0；2114芯片10位A9～A0

高兩位地址A11、A10用于選擇芯片

▲數(shù)據(jù)線：存儲(chǔ)器8位；芯片4位。

兩片2114的數(shù)據(jù)線分別連接D7～D4和D3～D0

◆

將2114芯片分為4組，每組2片芯片。

▲

控制線：讀寫(xiě)控制；片選——由高位地址經(jīng)譯碼進(jìn)行控制—

4組芯片字和位同時(shí)擴(kuò)展的連接方式：＊各芯片的片內(nèi)地址線、讀/寫(xiě)控制線均對(duì)應(yīng)地并接在地址和控制總線的對(duì)應(yīng)位上；＊由高位地址（n位）譯碼產(chǎn)生2n個(gè)片選信號(hào)，決定芯片分成2n個(gè)組；＊由數(shù)據(jù)線決定每組的芯片片數(shù)。2:4譯碼器21142114211421142114CSCSCSCSCSCSCSCSD0~D3D4~D7A0…A9A11A10R/W存儲(chǔ)器模塊條

存儲(chǔ)器通常以插槽用模塊條形式供應(yīng)市場(chǎng)。這種模塊條常稱(chēng)為內(nèi)存條，它們是在一個(gè)條狀形的小印制電路板上，用一定數(shù)量的存儲(chǔ)器芯片，組成一個(gè)存儲(chǔ)容量固定的存儲(chǔ)模塊。內(nèi)存條有30腳、72腳、100腳、144腳、168腳、184腳、240腳等多種形式。

3.3.5高級(jí)的DRAM結(jié)構(gòu)

1、FPMDRAM

—快速頁(yè)模式動(dòng)態(tài)存儲(chǔ)器

2、CDRAM

—帶高速緩沖存儲(chǔ)器（cache）的動(dòng)態(tài)存儲(chǔ)器

3、SDRAM

—同步型動(dòng)態(tài)存儲(chǔ)器

FPMDRAMFPMDRAM：快速頁(yè)模式動(dòng)態(tài)存儲(chǔ)器，它是根據(jù)程序的局部性原理來(lái)實(shí)現(xiàn)的。讀周期和寫(xiě)周期中，為了尋找一個(gè)確定的存儲(chǔ)單元地址，首先由低電平的行選通信號(hào)/RAS確定行地址，然后由低電平的列選信號(hào)/CAS確定列地址。下一次尋找操作，也是由/RAS選定行地址，/CAS選定列地址，依此類(lèi)推。playCDRAMCDRAM帶高速緩沖存儲(chǔ)器（cache）的動(dòng)態(tài)存儲(chǔ)器，它是在通常的DRAM芯片內(nèi)又集成了一個(gè)小容量的SRAM，從而使DRAM芯片的性能得到顯著改進(jìn)。如圖所示出1M×4位CDRAM芯片的結(jié)構(gòu)框圖，其中SRAM為512×4位。如果連續(xù)的地址高11位相同，意味著屬于同一行地址，那么連續(xù)變動(dòng)的9位列地址就會(huì)使SRAM中相應(yīng)位組連續(xù)讀出，這稱(chēng)為猝發(fā)式讀取。playSDRAM同步型動(dòng)態(tài)存儲(chǔ)器計(jì)算機(jī)系統(tǒng)中的CPU使用的是系統(tǒng)時(shí)鐘，SDRAM的操作要求與系統(tǒng)時(shí)鐘相同步，在系統(tǒng)時(shí)鐘的控制下從CPU獲得地址、數(shù)據(jù)和控制信息。換句話(huà)說(shuō)，它與CPU的數(shù)據(jù)交換同步于外部的系統(tǒng)時(shí)鐘信號(hào)，并且以CPU/存儲(chǔ)器總線的最高速度運(yùn)行，而不需要插入等待狀態(tài)。play3.3.6DRAM主存讀/寫(xiě)的正確性校驗(yàn)

DRAM通常用做主存儲(chǔ)器，其讀寫(xiě)操作的正確性與可靠性至關(guān)重要。因此需進(jìn)行正確性校驗(yàn)。正常的數(shù)據(jù)位上增加附加位，用于讀/寫(xiě)操作正確性校驗(yàn)。增加的附加位也要同數(shù)據(jù)位一起寫(xiě)入DRAM中保存。

奇偶校驗(yàn)碼海明校驗(yàn)碼CRC校驗(yàn)碼3.4

只讀存儲(chǔ)器和閃速存儲(chǔ)器

3.4.1

只讀存儲(chǔ)器ROM3.4.2

FLASH存儲(chǔ)器3.4.1

只讀存儲(chǔ)器1.ROM的分類(lèi)

只讀存儲(chǔ)器簡(jiǎn)稱(chēng)ROM，它只能讀出，不能寫(xiě)入。它的最大優(yōu)點(diǎn)是具有不易失性。只讀存儲(chǔ)器定義優(yōu)點(diǎn)缺點(diǎn)掩模式

數(shù)據(jù)在芯片制造過(guò)程中就確定

可靠性和集成度高，價(jià)格便宜不能重寫(xiě)一次編程

用戶(hù)可自行改變產(chǎn)品中某些存儲(chǔ)元

可以根據(jù)用戶(hù)需要編程只能一次性改寫(xiě)。已淘汰。多次編程

可以用紫外光照射或電擦除原來(lái)的數(shù)據(jù)，然后再重新寫(xiě)入新的數(shù)據(jù)

可以多次改寫(xiě)ROM中的內(nèi)容

PROM

EPROME2PROM

1.掩模ROM掩膜ROM的邏輯符號(hào)和內(nèi)部邏輯框圖

2.可編程ROM

1)、EPROM--光擦除可編程只讀存儲(chǔ)器

2)、E2PROM--電擦除可編程只讀存儲(chǔ)器

紫外線照射擦除信息3.4.2FLASH存儲(chǔ)器

FLASH存儲(chǔ)器也翻譯成閃速存儲(chǔ)器，它是高密度非失易失性的讀/寫(xiě)存儲(chǔ)器。高密度意味著它具有巨大比特?cái)?shù)目的存儲(chǔ)容量。非易失性指存放的數(shù)據(jù)在沒(méi)有電源時(shí)可以長(zhǎng)期保存。它既有RAM的優(yōu)點(diǎn)，又有ROM的優(yōu)點(diǎn)，稱(chēng)得上是存儲(chǔ)技術(shù)劃時(shí)代的進(jìn)展。FLASH存儲(chǔ)元是在EPROM存儲(chǔ)元基礎(chǔ)上發(fā)展起來(lái)的，由此可以看出創(chuàng)新與繼承的關(guān)系。閃存（FlashMemory）是一種長(zhǎng)壽命的非易失性（在斷電情況下仍能保持所存儲(chǔ)的數(shù)據(jù)信息）的存儲(chǔ)器，數(shù)據(jù)刪除不是以單個(gè)的字節(jié)為單位而是以固定的區(qū)塊為單位。由于其斷電時(shí)仍能保存數(shù)據(jù)，閃存通常被用來(lái)保存設(shè)置信息，如在電腦的BIOS（基本程序）、PDA（個(gè)人數(shù)字助理）、數(shù)碼相機(jī)中保存資料等。閃存卡大概有SmartMedia（SM卡）、CompactFlash（CF卡）、MultiMediaCard（MMC卡）、SecureDigital（SD卡）、MemoryStick（記憶棒）、XD-PictureCard（XD卡）和微硬盤(pán)（MICRODRIVE）這些閃存卡雖然外觀、規(guī)格不同，但是技術(shù)原理都是相同的。閃速存儲(chǔ)器中的存儲(chǔ)元，由單個(gè)MOS晶體管組成，除漏極D和源極S外，還有一個(gè)控制柵和浮空柵。寫(xiě)0，就是要在控制柵C上加正電壓

存儲(chǔ)元擦除后原始狀態(tài)全為1

晶體管源極S加上正電壓，吸收浮空柵中的電子，使全部存儲(chǔ)元變成1狀態(tài)FLASH存儲(chǔ)器基本操作

讀出電路檢測(cè)到有電流，表示存儲(chǔ)元中存1

控制柵加上正電壓

56FLASH存儲(chǔ)器的陣列結(jié)構(gòu)

在某一時(shí)間只有一條行選擇線被激活。

57目前市場(chǎng)上常見(jiàn)的FLASH存儲(chǔ)器：

U盤(pán)

CF卡

SM卡

SD/MMC卡記憶棒

3.5并行存儲(chǔ)器

▲

3.5.1雙端口存儲(chǔ)器

—空間并行技術(shù)▲

3.5.2多模塊交叉存儲(chǔ)器

—時(shí)間并行技術(shù)3.5.1雙端口存儲(chǔ)器

1.雙端口存儲(chǔ)器的邏輯結(jié)構(gòu)

雙端口存儲(chǔ)器是指同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制線路,是一種高速工作的存儲(chǔ)器。

2.無(wú)沖突讀寫(xiě)控制

當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫(xiě)操作，一定不會(huì)發(fā)生沖突。3.有沖突的讀寫(xiě)控制當(dāng)兩個(gè)端口同時(shí)存取存儲(chǔ)器同一存儲(chǔ)單元時(shí)，便發(fā)生讀寫(xiě)沖突。為解決此問(wèn)題，特設(shè)置了BUSY標(biāo)志。3.5.2多模塊交叉存儲(chǔ)器

1.存儲(chǔ)器的模塊化組織

交叉方式某個(gè)模塊進(jìn)行存取時(shí)，其他模塊不工作。某一模塊出現(xiàn)故障時(shí)，其他模塊可照常工作。通過(guò)增添模塊來(lái)擴(kuò)充存儲(chǔ)器容量比較方便。各模塊串行工作，存儲(chǔ)器的帶寬受到了限制。地址碼的低位字段經(jīng)過(guò)譯碼選擇不同的模塊，而高位字段指向相應(yīng)模塊內(nèi)的存儲(chǔ)字。對(duì)連續(xù)字的成塊傳送可實(shí)現(xiàn)多模塊流水式并行存取，大大提高存儲(chǔ)器的帶寬。設(shè)存儲(chǔ)容量為32字，分成M0－M3共四個(gè)模塊，每個(gè)模塊8個(gè)字

play632.多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)

四模塊交叉存儲(chǔ)器結(jié)構(gòu)框圖流水線方式存取示意圖＊若存取周期是T，總線傳送周期是τ,存儲(chǔ)器的交叉模塊數(shù)為m，則T=mτ。＊

T/τ稱(chēng)為交叉存取度。＊要求：模塊數(shù)≥

T/τ。＊交叉存儲(chǔ)器連續(xù)讀取n個(gè)字所需的時(shí)間為：t1=T+(n-1)τ＊順序方式存儲(chǔ)器連續(xù)讀取n個(gè)字所需時(shí)間為：t2=nTt字模塊W4M0W3M3W2M2W1M1W0M0Tτplay【例3.5】設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期τ=50ns。若連續(xù)讀出4個(gè)字，問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少?

帶寬=單位時(shí)間里存儲(chǔ)器所存取的信息量【解】連續(xù)讀出4個(gè)字的信息總量是：

q＝4×64位＝256b

順序存儲(chǔ)器所需時(shí)間：

t2=nT＝4×200ns＝8×10-7s

連續(xù)讀出4個(gè)字，交叉存儲(chǔ)器所需時(shí)間：

t1=T+(n-1)τ＝200＋3×50＝350ns＝3.5×10-7s

交叉存儲(chǔ)器的帶寬為：

W1＝q/t1＝256b÷(3.5×10-7s)＝730Mb/s

順序存儲(chǔ)器的帶寬為

W2＝q/t2＝256b÷(8×10-7s)＝320Mb/s二模塊交叉存儲(chǔ)器的實(shí)例D31～D24D23～D16D15～D8D7～D0A2＝0A2＝1A20

～A12A11

～A3play二模塊交叉存儲(chǔ)器中的零等待存取play基本原理按內(nèi)容尋址的存儲(chǔ)器。特點(diǎn)存取快，但容量小。用途Cache行地址、段頁(yè)管理中的快表。相聯(lián)存儲(chǔ)器

3.6

Cache存儲(chǔ)器3.6.1

cache基本原理3.6.2

主存與cache的地址映射3.6.3

替換策略3.6.4

cache的寫(xiě)操作策略3.6.5

奔騰PC機(jī)的cache3.6.1

cache基本原理Cache的功能目的：解決CPU和主存之間速度不匹配的問(wèn)題。容量：在主存幾百M(fèi)B情況下，設(shè)置幾百KB。硬件：SRAM。管理：全硬件實(shí)現(xiàn)。對(duì)用戶(hù)透明。位置：2.cache的基本原理

Cache由存儲(chǔ)體（SRAM）、相聯(lián)存儲(chǔ)表、管理邏輯組成。CPU與cache之間的數(shù)據(jù)交換以字為單位Cache與主存間的數(shù)據(jù)傳送以數(shù)據(jù)塊為單位一個(gè)塊(Block)由若干字組成play3.Cache的命中率命中率（HitRate）：h=NcNc+Nm※

cache/主存系統(tǒng)的平均訪問(wèn)時(shí)間ta：

ta=htc+(1-h)tm

tc＝命中時(shí)的cache訪問(wèn)時(shí)間

tm＝未命中時(shí)的主存訪問(wèn)時(shí)間h＝命中率Nc＝cache完成存取的總次數(shù)Nm＝主存完成存取的總次數(shù)設(shè)r=tm/tc表示主存慢于cache的倍率，e表示訪問(wèn)效率tce=ta=tchtc+

(1-h)tm=1r+

(1-r)h【例3.6】CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間?！窘狻棵新剩?/p>

h=Nc/(Nc+Nm)=1900/(1900+100)=0.95

平均訪問(wèn)時(shí)間：ta=h·tc+(1-h)·tm=60ns

訪問(wèn)效率：e=tc/ta=50/60=83.3%Cache結(jié)構(gòu)Cache的數(shù)據(jù)塊稱(chēng)為行用Li表示，其中i=0,1,…,m-1，共有m行主存的數(shù)據(jù)塊稱(chēng)為塊（Block）用Bj表示，其中j=0,1,…,n-1，共有n塊行與塊是等長(zhǎng)的，包含k=2w個(gè)主存字字是CPU每次訪問(wèn)存儲(chǔ)器時(shí)可存取的最小單位

標(biāo)記內(nèi)容（字）Cache：

塊號(hào)內(nèi)容（字）內(nèi)存地址：3.6.2主存與Cache的地址映射地址映射即是把主存地址定位到cache中。

全相聯(lián)映射(fullyassociativemapping)可以將一個(gè)主存塊存儲(chǔ)到任意一個(gè)Cache行直接映射(directmapping)將一個(gè)主存塊存儲(chǔ)到唯一的一個(gè)Cache行組相聯(lián)映射(setassociativemapping)可以將一個(gè)主存塊存儲(chǔ)到唯一的一個(gè)Cache組中任意一個(gè)行直接映射、2/4/8路組相聯(lián)映射使用較多全相聯(lián)映射主存的一個(gè)塊直接拷貝到cache中的任意一行上優(yōu)點(diǎn)：命中率較高，Cache的存儲(chǔ)空間利用率高缺點(diǎn)：線路復(fù)雜，成本高，速度低全相聯(lián)映射全相聯(lián)映射的檢索過(guò)程play直接映射多對(duì)一的映射關(guān)系，但一個(gè)主存塊只能拷貝到cache的一個(gè)特定行位置上去。cache的行號(hào)i和主存的塊號(hào)j有如下函數(shù)關(guān)系：i=jmodm（m為cache中的總行數(shù)）優(yōu)點(diǎn)：硬件簡(jiǎn)單，容易實(shí)現(xiàn)缺點(diǎn)：命中率低，Cache的存儲(chǔ)空間利用率低直接映射直接映射的檢索過(guò)程play沖突不命中Floatdotprod(floatx[8],floaty[8]){Floatsum=0.0;Inti;For(inti=0;i<8;i++)sum+=x[i]*y[i];Returnsum；}假設(shè)浮點(diǎn)數(shù)是4個(gè)字節(jié)，從地址0開(kāi)始的32字節(jié)連續(xù)存儲(chǔ)器，y緊跟在x之后，從32地址開(kāi)始。假設(shè)塊16個(gè)字節(jié)，高速緩存器由兩個(gè)組組成，高速緩存整個(gè)大小32字節(jié)。元素地址索引元素地址索引X[0]00y[0]320X[1]40y[1]360X[2]80y[2]400X[3]120y[3]440X[4]161y[4]481X[5]201y[5]521X[6]241y[6]561X[7]281y[7]601元素地址索引元素地址索引X[0]00y[0]481X[1]40y[1]521X[2]80y[2]561X[3]120y[3]601X[4]161y[4]640X[5]201y[5]680X[6]241y[6]720X[7]281y[7]760修正抖動(dòng)：一個(gè)簡(jiǎn)單的方法是在每個(gè)數(shù)組的結(jié)尾放字節(jié)填充。將x定義為floatx[12]。組相聯(lián)映射將cache分成u組，每組v行，主存塊存放到哪個(gè)組是固