第3章內(nèi)部存儲器

第3章內(nèi)部存儲器

本章主要學(xué)習(xí)內(nèi)容存儲器的分類、技術(shù)指標靜態(tài)SRAM存儲器原理及應(yīng)用動態(tài)DRAM存儲器原理及應(yīng)用只讀存儲器和閃速存儲器并行存儲器Cache存儲器原理及應(yīng)用1第3章內(nèi)部存儲器

本次課學(xué)習(xí)內(nèi)容及要求理解存儲器的作用及分類掌握存儲器的層次結(jié)構(gòu)熟悉半導(dǎo)體存儲器的性能指標及其分類掌握靜態(tài)SRAM存儲器原理及應(yīng)用掌握動態(tài)DRAM存儲器原理及應(yīng)用23.1存儲器概述3.1.1存儲器在計算機系統(tǒng)中的作用計算機運行過程中，存儲器是各種信息存儲和交換中心。第3章3存儲器的作用主要體現(xiàn)在：1.實現(xiàn)“存儲程序控制”，存放執(zhí)行的程序和所需數(shù)據(jù)；2.高速輸入輸出設(shè)備可采用DMA（直接存儲器存?。┓绞交蛲ǖ婪绞脚c存儲器直接交換數(shù)據(jù)；3.可采用“共享存儲器”技術(shù)實現(xiàn)存儲共享數(shù)據(jù)；如：采用存儲器共享數(shù)據(jù)可實現(xiàn)不同處理器之間的通信。第3章43.1.2存儲器的分類1.按存取方式分類（1）隨機存儲器(RAM)：可對存儲器單元隨機存取，一般用作主存和Cache。（2）只讀存儲器(ROM)：存儲器內(nèi)容只能隨機讀出不能寫入，斷電后信息不丟失。一般用于存放不需改變的信息。（3）順序存儲器

(SAM)：SAM中內(nèi)容只能按順序存取，如磁帶。第3章52.按存儲介質(zhì)分類（1）半導(dǎo)體存儲器：有MOS型和雙極型存儲器兩大類；存取速度快，可靠性高，存儲體積較小，但斷電時不能保存信息。（2）磁表面存儲器：金屬或塑料基體上涂上一層磁性材料記錄載體；速度慢、成本低、容量大，非易失性，多用作輔助存儲器。（3）光存儲器：采用激光讀寫，存儲容量很大，分只讀型、一次寫入式，可讀寫式3種，是目前使用非常廣泛的輔助存儲器。第3章63.按在計算機系統(tǒng)中的作用分類（1）高速緩沖存儲器Cache

：位于主存和CPU之間，存放正在執(zhí)行的程序段和數(shù)據(jù)。存取速度很快，可與CPU速度匹配。但存儲容量小，價格高。（2）主存儲器：存放計算機運行期間所需程序和數(shù)據(jù)。CPU可直接隨機進行讀/寫訪問。存取速度較高，具有一定容量。

（3）輔助存儲器：存放當前暫不參與運行的程序和數(shù)據(jù)及需永久保存的信息。容量極大，成本低，存取速度低，位于主機外部，CPU不能直接訪問。第3章74.按信息的可保護性分類（1）易失性存儲器：斷電后，存儲信息就消失，如半導(dǎo)體存儲器；（2）非易失性存儲器：斷電后，存儲信息仍然保存。如磁介質(zhì)和光介質(zhì)存儲器。第3章83.1.3存儲器的層次結(jié)構(gòu)目的：解決存儲容量、存取速度和價格間的矛盾方法：采用多級存儲層次三級存儲系統(tǒng)示意第3章9（1）Cache-主存層原因：CPU與主存速度不匹配，造成CPU等待數(shù)據(jù)而處于空閑狀態(tài)；依據(jù)：程序局部性原理，將程序或數(shù)據(jù)塊事先從主存調(diào)入Cache；效果：存取速度接近Cache，容量接近主存，每位價格接近主存。實現(xiàn)：完全由硬件實現(xiàn)，對用戶是透明的；第3章10（2）主存-輔存層原因：主存價格較高，故容量不宜太大，將暫時不用程序和數(shù)據(jù)存放在輔存，需要時調(diào)入；效果：存取速度接近主存，容量接近輔存，每位價格接近輔存。實現(xiàn)：由硬件和存儲管理軟件實現(xiàn)，一般操作系統(tǒng)都有存儲管理功能，形成虛擬存儲器；第3章113.1.4半導(dǎo)體存儲器性能指標及分類1.性能指標（1）存儲容量：存儲器可存儲的二進制信息總量。存儲器由多個存儲單元構(gòu)成，每個存儲單元可存放若干二進制位。那么：存儲器容量單位：12（2）存取速度：用存取時間和存取周期來衡量①存取時間（訪問或讀寫時間）：從啟動一次存儲器操作到完成該操作所經(jīng)歷時間。越小，存取速度越快。②存取周期（訪問或讀寫周期）：存儲器進行一次完整讀寫操作所需時間。即兩次連續(xù)訪問存儲器（讀或?qū)懀┎僮鏖g所需最小時間間隔。（3）主存帶寬（數(shù)據(jù)傳輸率）：每秒從主存進出信息的最大數(shù)量，單位（字/秒、字節(jié)/秒或位/秒），反映存儲器數(shù)據(jù)吞吐率。第3章13（3）可靠性——在規(guī)定時間內(nèi)存儲器無故障工作的時間。（4）功耗——每個存儲單元所消耗的功率，或是每芯片總功率。（5）價格——通常用每位價格來衡量，總價格包括存儲元件、外圍電路的總價格。第3章142.半導(dǎo)體存儲器的分類第3章153.2SRAM存儲器1.存儲器芯片基本結(jié)構(gòu)存儲單元的集合決定選中那個存儲單元片選信號讀寫控制輸出允許數(shù)據(jù)輸出地址輸入16常用存儲器芯片17（1）存儲矩陣：存儲單元組成的集合2.存儲器芯片構(gòu)成（2）譯碼電路：對地址信號進行譯碼，選中存儲矩陣中的存儲單元單譯碼方式雙譯碼方式18（3）讀寫控制邏輯讀寫控制R/W，具體芯片引腳一般為WE；片選信號CE，具體芯片引腳一般為CS；輸出允許信號OE；（4）輸入/輸出控制電路

在讀寫控制和輸出信號允許條件控制下，采用雙向的三態(tài)緩沖器與數(shù)據(jù)總線相連。P70：32K*8位SRAM邏輯結(jié)構(gòu)圖193.3DRAM存儲器1.DRAM的位電路電容Cs有無電荷表示1和0；寫操作：字線高電平，使T導(dǎo)通，位線若為高電平，Cs充電，寫1，位線若為低電平，Cs放電，寫0；讀操作：字線高電平，使T導(dǎo)通，若位線有電流，說明存放為1，若無則為0；由于電容存在緩慢放電現(xiàn)象，一定時間后會使信息丟失，故需定期將信息讀出并照原樣寫入，稱刷新。202.DRAM的刷新

為了維持DRAM記憶單元的存儲信息，每隔一定時間必須刷新。一般選定的最大刷新間隔為2ms或4ms甚至更大，也就是說，應(yīng)在規(guī)定的時間內(nèi)，將全部存儲體刷新一遍。第3章213.刷新方式

（1）集中刷新

在一個刷新周期內(nèi)，利用一段固定時間，依次對存儲器中所有行逐一刷新，刷新期間停止讀寫操作。優(yōu)點：讀寫操作時不受刷新工作的影響，系統(tǒng)存取速度比較高。缺點：在集中刷新期間必須停止讀寫，這一段時間稱“死區(qū)”，且存儲容量越大，死區(qū)就越長。第3章22（2）分散式刷新

把一個存儲周期分為兩半段，周期前半段時間用來讀/寫操作或維持信息，周期后半段時間作為刷新操作時間。優(yōu)點：沒有死區(qū)。缺點：加長了系統(tǒng)的存取周期，降低了整機的速度。第3章23

主要任務(wù)：解決刷新和CPU訪問存儲器之間的矛盾。通常，當刷新請求和訪存請求同時發(fā)生時，應(yīng)優(yōu)先刷新操作。也有些DRAM芯片本身具有自動刷新功能，即刷新控制電路在芯片內(nèi)部。4.刷新控制第3章24

（1）刷新對CPU是透明的；（2）每一行中各記憶單元同時被刷新，故刷新操作時僅需行地址，不需列地址；（3）刷新操作類似于讀出操作，但不需信息輸出。另外，刷新時不需加片選信號，即整個存儲器中的所有芯片同時被刷新；（4）因所有芯片同時被刷新，所以在刷新時應(yīng)從單個芯片存儲容量著手，而不是從整個存儲器容量著手。5.DRAM刷新注意問題第3章25第3章

3.3.4存儲器容量的擴充半導(dǎo)體存儲器芯片：多字一位存儲芯片：2K×1多字多位存儲芯片：2K×16

一片存儲器芯片的容量和字長有限，要組成一個大容量定字長存儲器模塊，常需幾片或幾十片用一定連接方式在字向和位向進行擴展。

所需芯片數(shù)＝存儲器總?cè)萘?芯片容量

26第3章

1.字長位數(shù)擴展——芯片中每單元位數(shù)不滿足系統(tǒng)要求，需進行位擴展。如：1K×4位組成1K×8位RAM，有10根地址線和4根數(shù)據(jù)線。10根地址線滿足存儲單元數(shù)量要求。4根數(shù)據(jù)線不能滿足存儲器位數(shù)要求，要進行位擴展。每片上數(shù)據(jù)4位，需兩片形成8位。27第3章

2.字存儲容量擴展——芯片每個單元位數(shù)滿足系統(tǒng)要求，但存儲容量不夠，需進行字擴展。用16K×8芯片組成64K×8存儲器；進行字擴展。需4個芯片，數(shù)據(jù)端與數(shù)據(jù)總線相連，地址總線連接各芯片。28第3章

3.字位同時擴展——芯片單元數(shù)和位數(shù)都不滿足系統(tǒng)要求。如：1K×4組成2K×8的RAM，要字位同時擴展。位擴展，兩個芯片分為一組，形成1K×8位存儲容量。字擴展，需兩組共4片。尋址2KB的RAM需11根地址線，各組芯片10根