第9講TMS320C54x的引腳功能、流水線結(jié)構(gòu)和外部總線結(jié)構(gòu)

第9講TMS320C54x的引腳功能、流水線結(jié)構(gòu)和外部總線結(jié)構(gòu)9.1TMS320C54x的引腳和信號說明9.2流水線結(jié)構(gòu)（不講）9.3外部總線結(jié)構(gòu)9.1TMS320C54x的引腳和信號說明

TMS320C54xDSP基本上都采用超薄的塑料或陶瓷四方扁平封裝(TQFP)，也有其他封裝形式。圖9-1所示是TMS320C541的引腳圖。本節(jié)重點描述TMS320C541芯片的引腳功能。圖9-1TMS320C541的引腳圖

4．振蕩器及定時信號

CLKOUT、TOUT：主時鐘輸出信號、定時器輸出信號。

CLKMD1～CLKMD3：3個外部/內(nèi)部時鐘工作方式輸入信號，可以預置DSP的時鐘比。

X2/CLKIN、X1：晶振到內(nèi)部振蕩器的輸入引腳、內(nèi)部振蕩器到外部晶振的輸出引腳。5．主機接口(HPI)信號(TMS320C542/545/548等具有)HD0～HD7：HPI雙向并行數(shù)據(jù)總線。HCNTL0、HCNTL1：HPI控制信號。HBIL：HPI字節(jié)確認輸入。6．串口信號

CLKR0、CLKR1：接收時鐘。

CLKX0、CLKX1：發(fā)送時鐘。

DR0、DR1：串行口數(shù)據(jù)接收端。

DX0、DX1：串行口數(shù)據(jù)發(fā)送端。

FSR0、FSR1：用于接收輸入的幀同步脈沖。

FSX0、FSX1：用于發(fā)送的幀同步脈沖。

7．電源信號

CVDD、DVDD、VSS：CPU內(nèi)核電源電壓、I/O引腳的電源電壓和器件地。8．IEEE1149.1測試引腳9.2流水線結(jié)構(gòu)（不講）1．流水線概述指令流水線包括執(zhí)行指令時發(fā)生的一系列總線操作。TMS320C54x的流水線有6個獨立的階段：程序預取指、取指、指令譯碼、尋址、讀和執(zhí)行指令。由于這6個階段是獨立的，因此這些操作有可能重疊。在任意給定的周期里，可能有1～6條不同的指令是激活的，每一條指令都處于不同的階段。圖5-2說明了對于單字、單周期指令，在沒有等待狀態(tài)情況下6級流水線的操作。圖5-26級流水線的操作

圖5-26級流水線的操作這6級流水線的功能如下：預取指(Prefetch)：將所要取指的地址放在程序地址總線(PAB)上。取指(Fetch)：從程序總線(PB)上取指令字，并裝入指令寄存器(IR)。譯碼(Decode)：對IR中的內(nèi)容譯碼，產(chǎn)生執(zhí)行指令所需要的一系列控制信號。

尋址(Access)：數(shù)據(jù)地址產(chǎn)生單元(DAGEN)在數(shù)據(jù)地址總線(DAB)上輸出讀操作數(shù)的地址。如果還需要第二個操作數(shù)，則在另一個數(shù)據(jù)地址總線(CAB)上也裝入適當?shù)牡刂?，同時更新間接尋址方式中的輔助寄存器和堆棧指針(SP)。讀(Read)：從數(shù)據(jù)總線(DB)和控制總線(CB)上讀操作數(shù)。執(zhí)行(Execute)：從數(shù)據(jù)總線(EB)上寫數(shù)據(jù)。

6條單字、單周期指令的流水線操作如圖5-3所示。圖5-36條指令的流水線的操作2．雙尋址存儲器和流水線

TMS320C54x片內(nèi)的雙尋址存儲器(DARAM)分成若干獨立的存儲器塊，允許CPU在單個周期內(nèi)對其訪問兩次。下列情況下訪問DARAM不會帶來時序上的沖突：●在單周期內(nèi)允許同時訪問DARAM的不同塊?！癞斄魉€中的一條指令訪問某一存儲器塊時，允許流水線中處于同一級的另一條指令訪問另一個存儲器塊。●允許處于流水線不同級上的兩條指令同時訪問同一個存儲器塊。表5-1訪問DARAM塊操作類型訪問時間利用PAB/PB取指前半周期利用DAB/DB讀取第一個數(shù)據(jù)前半周期利用CAB/CB讀取第二個數(shù)據(jù)后半周期利用EAB/EB寫數(shù)據(jù)后半周期3．單尋址存儲器和流水線TMS320C54x片內(nèi)有兩種形式的單尋址存儲器：●單尋址讀/寫存儲器(SARAM)。●單尋址只讀存儲器(ROM或DROM)。4．流水線延時

TMS320C54x流水線允許CPU多條指令同時訪問CPU資源。由于CPU的資源是有限的，因此當一個CPU資源同時被一個以上流水線級訪問時，就會發(fā)生沖突。有些沖突可以由CPU通過延遲尋址的方法自動消除，但有些沖突是不能防止的，需要由程序重新安排指令順序，或者插入NOP(空操作)指令加以解決。對于下列存儲器映像寄存器，如果在流水線中同時對它們尋址，就有可能發(fā)生不能消除的沖突：●輔助寄存器(AR0～AR7)；●重復塊長度寄存器(BK)；●堆棧指針(SP)；●暫存器(T)；●處理器工作方式狀態(tài)寄存器(PMST)；●狀態(tài)寄存器(ST0和ST1)；●塊重復計數(shù)器(BRC)；●存儲器映像累加器(AG、AH、AL、BG、BH和BL)。9.3外部總線結(jié)構(gòu)

9.3.1外部總線接口信號

TMS320C54x具有很強的系統(tǒng)接口能力，其總線分為內(nèi)部總線和外部總線。

TMS320C54x的內(nèi)部總線有1條PB，3條CB、DB和EB及4條PAB、CAB、DAB和EAB。片內(nèi)總線采用流水線結(jié)構(gòu)，可以允許CPU同時尋址這些總線。TMS320C54xDSP在片內(nèi)可實現(xiàn)一個周期內(nèi)6次操作。TMS320C54x的外部總線由數(shù)據(jù)總線(D0～D15)、地址總線(A0～A15)和控制總線(11條)組成。其中，TMS320C548、TMS320C549具有23條地址總線。外部總線對外部存儲器的訪問最快只能達到每周期進行一次尋址。下面介紹控制信號的功能。

9.3.2外部總線控制性能

1．等待狀態(tài)發(fā)生器當希望TMS320C54x與外部慢速器件相互接口時，必須要有等待狀態(tài)。在CPU讀/寫外部存儲器或端口時，通過增加等待狀態(tài)，可以加長CPU等待響應的時間。具體地說，對每個等待狀態(tài)，CPU等待一個附加的周期(一個CLKOUT周期)。TMS320C54x有兩種可選擇的等待狀態(tài)：●軟件可編程等待狀態(tài)發(fā)生器。利用它能夠產(chǎn)生0～7個等待狀態(tài)?！馬EADY信號。利用該信號能夠由外部控制產(chǎn)生任何數(shù)量的等待狀態(tài)。

1)軟件可編程等待狀態(tài)發(fā)生器軟件可編程等待狀態(tài)發(fā)生器能夠延遲外部總線最多至7個周期與外部存儲器或I/O設(shè)備接口。軟件可編程等待狀態(tài)發(fā)生器不需要任何外部硬件設(shè)備。軟件可編程等待狀態(tài)發(fā)生器的工作受到軟件等待狀態(tài)寄存器(SWWSR)的控制，它是一個16位的存儲器映像寄存器，在數(shù)據(jù)空間的地址為0028H。將程序空間和數(shù)據(jù)空間分成兩個32K字塊，I/O空間由一個64K字塊組成。這5個字塊空間在SWWSR中都相應地有一個3位字段，用來定義各個空間插入等待狀態(tài)的數(shù)目。SWWSR的結(jié)構(gòu)如圖5-4所示。圖9-4SWWSR的結(jié)構(gòu)

151412119865320保留XPA(僅TMS320C548)I/OHiDataLowDataHiProgLowProgRR/WR/WR/WR/WR/W

上述SWWSR的各3位字段規(guī)定的插入等待狀態(tài)的最小數(shù)為0(不插入等待周期)，最大數(shù)為7(111B)。其中：

LowProg：定義對0000H～7FFFH的程序空間訪問時插入的等待狀態(tài)數(shù)。

HiProg：定義對8000H～FFFFH的程序空間訪問時插入的等待狀態(tài)數(shù)。

LowData：定義對0000H～7FFFH的數(shù)據(jù)空間訪問時插入的等待狀態(tài)數(shù)。

HiData：定義對8000H～FFFFH的數(shù)據(jù)空間訪問時插入的等待狀態(tài)數(shù)。

I/O：定義對0000H～FFFFH的I/O空間訪問時插入的等待狀態(tài)數(shù)。

2)利用READY信號產(chǎn)生等待狀態(tài)

TMS320C54x的系統(tǒng)有各種各樣，僅有軟件等待狀態(tài)是不夠的。如果外部器件要求插入7個以上的等待周期，則可以利用硬件READY線來接口。READY信號由外部慢速設(shè)備驅(qū)動控制，對DSP來說是輸入信號。當READY信號為低電平時，表明外部設(shè)備尚未準備好，TMS320C54x將等待一個CLKOUT周期，并再次校驗READY信號；在READY信號變?yōu)楦唠娖街?，TMS320C54x將不能連續(xù)運行，一直處于等待狀態(tài)。因此，如果不用READY信號，應在外部訪問期間將其上拉到高電平。

2．分區(qū)轉(zhuǎn)換邏輯 可編程分區(qū)轉(zhuǎn)換邏輯允許TMS320C54x在外部存儲器分區(qū)之間切換時，不需要外部為存儲器插入等待狀態(tài)。當跨越程序或數(shù)據(jù)空間內(nèi)部存儲器分區(qū)界線時，可編程分區(qū)轉(zhuǎn)換邏輯會自動地插入一個周期，這個額外周期的作用是防止總線沖突，保證在其他設(shè)備驅(qū)動總線之前，存儲器設(shè)備可以結(jié)束對總線的占用。存儲器塊的大小在塊切換控制存儲器(BSCR)中定義。

圖9-5BSCR的結(jié)構(gòu)