第01講：數(shù)字系統(tǒng)硬件設(shè)計(jì)概述

數(shù)字系統(tǒng)的VHDL設(shè)計(jì)通信工程學(xué)院郭杰北校區(qū)科技樓B-501E-mail:jguo@TelQ:1600273298課程信息20+20學(xué)時(shí)成績(jī)

--平時(shí)成績(jī)

--實(shí)驗(yàn)部分

--設(shè)計(jì)報(bào)告先修課程

--模擬電子線路

--數(shù)字電路與邏輯設(shè)計(jì)

--專(zhuān)用集成電路設(shè)計(jì)等EDA工具軟件

--ISE,ModelSim,Synplify等硬件實(shí)驗(yàn)平臺(tái)

--

Xilinx-Spartan3E實(shí)驗(yàn)開(kāi)發(fā)

--

Xilinx-DigilentBasys2實(shí)驗(yàn)開(kāi)發(fā)教材信息侯伯亨,劉凱,顧新.VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)(第三版),西安:西安電子科技大學(xué)出版社,2009.參考資料學(xué)習(xí)網(wǎng)站

--

--

--

--

/bbs參考書(shū)目--VHDL大學(xué)實(shí)用教程,喬廬峰等譯,北京:電子工業(yè)出版社,2011.--VHDL嵌入式數(shù)字系統(tǒng)設(shè)計(jì)教程,夏宇聞等譯,北京:北京航空航天大學(xué),2011.課程內(nèi)容“數(shù)字系統(tǒng)的VHDL設(shè)計(jì)”組合邏輯電路時(shí)序邏輯電路數(shù)字系統(tǒng)ASICFPGAVHDL語(yǔ)言使用VHDL語(yǔ)言在FPGA平臺(tái)上進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)課程內(nèi)容常用縮略語(yǔ)舉例EDA

ElectronicDesignAutomationHDL

HardwareDescriptionLanguageVHSIC

VeryHighSpeedIntegrated

CircuitVHDL

VHSICHDLASIC

ApplicationSpecificIntegrated

Circuit

FPGA

FieldProgrammableGateArray

現(xiàn)場(chǎng)可編程門(mén)陣列CPLD

ComplexProgrammableLogicDevice

復(fù)雜可編程邏輯器件SoC

SystemonChip課程內(nèi)容數(shù)字系統(tǒng)硬件設(shè)計(jì)概述VHDL語(yǔ)言FPGA設(shè)計(jì)基礎(chǔ)數(shù)字系統(tǒng)設(shè)計(jì)(VHDL+FPGA)課程目標(biāo)掌握VHDL語(yǔ)言熟悉EDA設(shè)計(jì)工具了解FPGA的相關(guān)知識(shí)學(xué)會(huì)基于FPGA平臺(tái)的數(shù)字系統(tǒng)設(shè)計(jì)VHDL語(yǔ)言所謂硬件描述語(yǔ)言(HDL,HardwareDescriptionLanguage)，就是可以描述硬件電路功能、信號(hào)連接關(guān)系及定時(shí)關(guān)系語(yǔ)言。它能比電原理圖更有效地表示硬件電路的特性。

VHDL語(yǔ)言VHDL的發(fā)展史

美國(guó)國(guó)防部在上個(gè)世紀(jì)70年代末和80年代初提出的VeryHighSpeedIntegratedCircuit,VHSIC計(jì)劃的產(chǎn)物。1981年提出了一種新的硬件描述語(yǔ)言，簡(jiǎn)稱(chēng)為VHDL(VHSICHardwareDescriptionLanguage)。VerilogHDL的發(fā)展史

GatewayDesignAutomation公司于1983年創(chuàng)建的仿真與驗(yàn)證工具，之后又陸續(xù)開(kāi)發(fā)了相關(guān)的故障仿真與時(shí)序分析工具，這是在C語(yǔ)言基礎(chǔ)上發(fā)展起來(lái)的一種硬件描述語(yǔ)言。1989年Cadence公司收購(gòu)GDA公司并促進(jìn)了VerilogHDL的發(fā)展。VHDL語(yǔ)言VHDL的標(biāo)準(zhǔn)化1987年12月VHDL被接納為IEEEstd-1076-1987標(biāo)準(zhǔn)，一般稱(chēng)為VHDL’87。1993年進(jìn)一步修訂，形成IEEEstd-1076-1993標(biāo)準(zhǔn)，稱(chēng)為VHDL’93。隨后又經(jīng)過(guò)陸續(xù)修訂，形成IEEEstd-1076-2002、IEEEstd-1076-2008等標(biāo)準(zhǔn)。VerilogHDL的標(biāo)準(zhǔn)化1990年Cadence公司公開(kāi)發(fā)表VerilogHDL，并成立OVI組織促進(jìn)其發(fā)展。1995年VerilogHDL成為IEEE標(biāo)準(zhǔn)，即IEEEstd-1364-1995。隨后又經(jīng)過(guò)陸續(xù)修訂，形成IEEEstd-1364-2001、IEEEstd-1364-2005等標(biāo)準(zhǔn)。EDA設(shè)計(jì)工具EDA(ElectronicDesignAutomation)即電子設(shè)計(jì)自動(dòng)化。EDA技術(shù)指的是以計(jì)算機(jī)硬件和系統(tǒng)軟件為基本工作平臺(tái)，繼承和借鑒前人在電路和系統(tǒng)、數(shù)據(jù)庫(kù)、圖形學(xué)、圖論和拓?fù)溥壿嫛⒂?jì)算數(shù)學(xué)、優(yōu)化理論等多學(xué)科的最新科技成果而研制成的商品化通用支撐軟件和應(yīng)用軟件包。EDA旨在幫助電子設(shè)計(jì)工程師在計(jì)算機(jī)上完成電路的功能設(shè)計(jì)、邏輯設(shè)計(jì)、性能分析、時(shí)序測(cè)試直至PCB(PrintedCircuitBoard,印刷電路板)的自動(dòng)設(shè)計(jì)。與早期的電子CAD軟件相比，EDA軟件的自動(dòng)化程度更高，功能更完善，運(yùn)行速度更快，而且操作界面友好，有良好的數(shù)據(jù)開(kāi)放性和互換性，即不同廠商的EDA軟件可相互兼容。因此，EDA技術(shù)很快在世界各大公司、企業(yè)和科研單位得到了廣泛應(yīng)用，并已成為衡量一個(gè)國(guó)家電子技術(shù)發(fā)展水平的重要標(biāo)志。EDA設(shè)計(jì)工具傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)只能對(duì)電路板進(jìn)行設(shè)計(jì)，把所需的具有固定功能的標(biāo)準(zhǔn)集成電路像積木塊一樣堆積于電路板上，通過(guò)設(shè)計(jì)電路板來(lái)實(shí)現(xiàn)系統(tǒng)功能。利用EDA工具，采用可編程器件，通過(guò)設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)系統(tǒng)功能，這樣不僅可以通過(guò)芯片設(shè)計(jì)實(shí)現(xiàn)多種數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量和難度，從而有效地增強(qiáng)了設(shè)計(jì)的靈活性，提高了工作效率；同時(shí)基于芯片的設(shè)計(jì)可以減少芯片的數(shù)量，縮小系統(tǒng)體積，降低能源消耗，提高系統(tǒng)的性能和可靠性。這種基于芯片的設(shè)計(jì)方法正在成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的主流?，F(xiàn)在，只要擁有一臺(tái)計(jì)算機(jī)、一套相應(yīng)的EDA軟件和空白的可編程邏輯器件芯片，在實(shí)驗(yàn)室里就可以完成數(shù)字系統(tǒng)的設(shè)計(jì)和生產(chǎn)。當(dāng)今的數(shù)字系統(tǒng)設(shè)計(jì)已經(jīng)離不開(kāi)可編程邏輯器件和EDA設(shè)計(jì)工具。數(shù)字系統(tǒng)設(shè)計(jì)概述什么是數(shù)字系統(tǒng)？數(shù)字系統(tǒng)的基本組成傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法什么是數(shù)字系統(tǒng)？數(shù)字系統(tǒng)是用來(lái)處理邏輯信息或以數(shù)字形式表示的物理量的電子器件組合。數(shù)字系統(tǒng)設(shè)計(jì)概述什么是數(shù)字系統(tǒng)？數(shù)字系統(tǒng)的基本組成傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法數(shù)字系統(tǒng)的基本組成控制電路運(yùn)算電路應(yīng)答信號(hào)控制信號(hào)輸入輸出接口數(shù)據(jù)輸出存儲(chǔ)器數(shù)據(jù)輸入系統(tǒng)核心系統(tǒng)核心：由組合邏輯和時(shí)序邏輯電路組成典型數(shù)字系統(tǒng)輸入輸出接口系統(tǒng)功能單元數(shù)字系統(tǒng)設(shè)計(jì)概述什么是數(shù)字系統(tǒng)？數(shù)字系統(tǒng)的基本組成傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法自下至上的設(shè)計(jì)方法

--對(duì)系統(tǒng)的功能進(jìn)行細(xì)化，合理劃分功能模塊

--選擇具體的元器件完成各個(gè)功能模塊的邏輯電路設(shè)計(jì)

--將各功能模塊連接起來(lái)，完成整個(gè)系統(tǒng)的硬件設(shè)計(jì)采用通用的邏輯元器件設(shè)計(jì)后期進(jìn)行仿真和調(diào)試主要設(shè)計(jì)文件是電原理圖數(shù)字系統(tǒng)設(shè)計(jì)概述什么是數(shù)字系統(tǒng)？數(shù)字系統(tǒng)的基本組成傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法自上至下的設(shè)計(jì)方法--行為描述(對(duì)整個(gè)系統(tǒng)的數(shù)學(xué)模型的描述)--RTL描述，即寄存器傳輸描述，得到系統(tǒng)的邏輯表達(dá)式--邏輯綜合(利用邏輯綜合工具，將RTL方式描述的程序轉(zhuǎn)換成用基本邏輯元件表示的文件(門(mén)級(jí)網(wǎng)表))--實(shí)現(xiàn)(做成ASIC芯片或下載FPGA器件)可大量采用ASIC芯片或可編程邏輯器件系統(tǒng)早期仿真降低了硬件電路的設(shè)計(jì)難度主要設(shè)計(jì)文件是用HDL編寫(xiě)的源程序自上至下(TopDown)的設(shè)計(jì)方法

自上至下(TopDown)的設(shè)計(jì)方法是首先從系統(tǒng)設(shè)計(jì)入手的，因而從頂層進(jìn)行功能劃分和結(jié)構(gòu)設(shè)計(jì)。

系統(tǒng)的總體仿真是頂層進(jìn)行功能劃分的重要環(huán)節(jié)，這時(shí)的設(shè)計(jì)是與工藝無(wú)關(guān)的。由于設(shè)計(jì)的主要仿真和調(diào)試過(guò)程是在高層次完成的，所以能夠早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避免設(shè)計(jì)工作的浪費(fèi)，同時(shí)也減少了邏輯仿真的工作量。自上至下(TopDown)的設(shè)計(jì)方法方便了系統(tǒng)級(jí)劃分和管理整個(gè)項(xiàng)目，使得幾十萬(wàn)門(mén)甚至