2023年DDS實驗報告南理工優(yōu)秀

電子線路課程設計——ＤDＳ直接頻率合成器學院：電子信息與光電技術學院學號:姓名：指導老師：譚雪琴完畢時間：２０23．11．2４~2０23.1１．28摘要本次實驗運用ＤDS技術原理,設計了一個基于QuａrtｕsＩＩ7．1軟件和SmａrtSOPC實驗系統(tǒng)的直接數字頻率合成器，可以輸出多種波形：正弦波、余弦波、方波、三角波、鋸齒波。并且可以通過開關輸入四位的頻率控制字來改變采樣頻率和輸入四位的相位控制字來改變波形的相位。添加測頻和譯碼顯示模塊，可以將測得輸出波形的頻率、頻率控制字及相位控制字通過數碼管顯示出來。然后運用正弦信號的對稱性質,實現ROM的空間節(jié)省。最后運用AM調制原理設計實現基于ＤＤS的AM調制功能。在運用ＱｕarｔusⅡ進行相應的設計、仿真、調試后下載到ＳｍａrｔSOPC實驗實現D/A轉換，驗證實驗的準確性，并用示波器觀測輸出波形。關鍵詞：直接數字頻率合成器頻率控制相位控制測頻節(jié)省空間ＲOMAM調制AｂstractAｄireｃｔdiｇitａlfrequeｎcyｓyｎthesｉｚeｒ(ＤDＳ)basedonQｕaｒｔuｓＩＩｓofｔｗａｒｅandＳmaｒｔSＯPＣexperiｍｅｎｔalsystemwｈｉchcanouｔpuｔaｖarietyofｗａｖeｆorms：ｓｉne,cｏsiｎeｗaｖe,ｓquａｒewave，ｔrｉａｎgｌｅwave，sawｔoｏｔhwavewasdesigned.Aｎditcanｉnpuｔfoｕｒ-wiｄｔhfｒｅquｅncｙcｏntｒoｌwｏｒdusingｓwitchｔocｈangethｅsamplinｇfrｅquｅnｃyandfour-wiｄthpｈaseｃｏntrolｗordtｏchangｅthｅpｈａseofthewａveform.Alsotheｆrｅqｕeｎcｙmeaｓuringaｎｄdｉsｐlaｙdecｏdｉnｇｍoduｌeareａdｄed，sothｅfreqｕencyoftｈeｏｕtpuｔwavｅｆoｒm，fｒeqｕencｙconｔrolworｄａｎｄpｈaｓecontrolwordcaｎｂeｍeasuredaｎddisplayｅｄｂythediｇitaｌdｉｓplaｙ.Ｂasedoｎｔhebasicdｅsign，Ｉalsoｄeｓiｇnextraｆｕnctｉｏns,ｉnｃludｉｎgRＯMmｅｍorysaｖingbyuｔｉｌiｚiｎgtheｓymmetryofsinｅanｄＡMmodulaｔionｂaseｄoｎDDＳ.Afｔeralltheworｋfinishedoｎｃｏmpｕｔer，IdownlｏadeｄtｈｅfinalcircuittｏSmaｒｔSOPCexperimeｎtｓyｓteｍtorealizethetｒansformationofＤ/A，ａndｔhenｔｅstｔhｅaccurａcyofthｅｄｅsignbymｅaｎsoｆoscilloscoｐeobｓerｖingｔhewａvｅforｍs.Ｋeｙｗordｓ:DDSFreｑuｅncｙ-ｃonｔrollinｇPhase-conｔｒolliｎｇFreqｕenｃｙ－ｍeaｓuriｎｇROMｍeｍorysavingＡMｍodulation目錄一、設計規(guī)定說明………………．4二、方案論證………5三、基礎電路子模塊設計原理…….73．1分頻電路……….73.２頻率(相位)預置與調節(jié)電路的設計…………．103.３累加器的設計………………....11３.4相位控制電路………………..．．123.5波形存儲器RＯM的設計………．1３3.6節(jié)省ＲＯM電路……………….１43.７測頻電路…………………..．......163．8不同波形選擇電路……………．173．9模16控制電路………………183．10譯碼顯示電路………………..19３.１1總電路圖……………………２0四、基于DDS的ＡM調制電路………．.204.1AM調制原理…………………204.2AM調制電路設計……………214.3子模塊設計1）有符號波形存儲ＲOM………………212)調制模塊…………22３)調制度mA設立電路………………23４）測頻及譯碼顯示…………………２4５)載波和調制信號頻率控制…………246）調制波形選擇……………………2５4.4基于ＤDS的AＭ調制總電路圖……2５五、程序的下載和調試…………．.２５六、示波器結果…………………..２６參考文獻………….29附：實驗感想一、設計規(guī)定說明1.設計完畢內容設計了一個直接數字頻率合成器(DDS）可以輸出多種波形:正弦波、余弦波、方波、三角波、鋸齒波。并且可以通過開關輸入四位的頻率控制字來改變采樣頻率和四位的相位控制字來改變波形的相位。可以測試輸出波形的頻率,并將波形頻率、頻率控制字及相位控制字通過數碼管顯示。最后改善完畢ＲOM的空間節(jié)省和基于DDS的AM調制功能。２.設計基礎規(guī)定:1)運用ＱｕartusＩI軟件和SmarｔＳOPC實驗箱實現DDS的設計；2）DDS中的波形存儲器模塊用Ａltera公司的CycloneIII系列FＰGA芯片中的RＡM實現,RAM結構配置成212×10類型；3）具體參數規(guī)定：頻率控制字Ｋ?。次?基準頻率ｆｃ＝1MＨz，由實驗板上的系統(tǒng)時鐘分頻得到;4)系統(tǒng)具有使能功能;5)運用實驗箱上的Ｄ/A轉換器件將ROＭ輸出的數字信號轉換為模擬信號，可以通過示波器觀測到正、余弦兩路波形；6)通過開關（實驗箱上的Ki)輸入DDS的頻率和相位控制字,并能用示波器觀測加以驗證；3.設計提高部分規(guī)定：1）通過按鍵（實驗箱上的Sｉ）輸入ＤＤS的頻率和相位控制字,以擴大頻率控和相位控制的范圍；(注意：按鍵后有消顫電路）2)在數碼管上顯示生成的波形頻率；３）設計能輸出多種波形（三角波、鋸齒波、方波等）的多功能波形發(fā)生器；4)充足考慮ＲOＭ結構及正弦函數的特點,進行合理的配置,提高計算精度;5）基于DDS的AM調制器的設計；6）自己添加其他功能。二、方案論證1、ＤＤＳ概念直接數字頻率合成器(ＤirｅcｔＤigitaｌFｒequｅncySｙnthesｉzer)是一種基于全數字技術，從相位概念出發(fā)直接合成所需波形的一種頻率合成技術。2、DＤS的組成及工作原理1）頻率預置與調節(jié)電路作用:實現頻率控制量的輸入;不變量K被稱為相位增量,也叫頻率控制字。2）累加器

相位累加器的組成=N位加法器+Ｎ位寄存器;作用：在時鐘的作用下,進行相位累加。當相位累加器累加滿量時就會產生一次溢出,完畢一個周期性的動作。DＤS的輸出頻率為：f0=fCK/2N；DDS輸出的最低頻率:K=１時，fＣ/２NDDS輸出的最高頻率：由Nyｑｕiｓt采樣定理決定,即fC/２;K的最大值為２Ｎ－１,只要N足夠大,DDS可以得到很細的頻率間隔。要改變DDS的輸出頻率,只要改變頻率控制字K即可。＼3）波形存儲器作用：進行波形的相位—幅值轉換。原理:ＲOM的N位地址:把0°—36０°的正弦角度離散成具有２N個樣值的序列ROM的Ｄ位數據位：把2N個樣值的幅值量化為D位二進制數據(有符號數)4)Ｄ/A轉換器D/A轉換器的作用:把已經合成的正弦波的數字量轉換成模擬量。5)低通濾波器D/Ａ轉換器的作用：濾除生成的階梯形正弦波中的高頻成分,將其變成光滑的正弦波。三、基礎電路子模塊設計原理1、分頻電路通過度頻電路將48MＨz的脈沖分為1ＭＨz,1ＫＨz,1Hz和0.5Hz。其中,１MHｚ脈沖頻率為累加器電路中的寄存器時鐘信號、1ＫHz脈沖頻率為動態(tài)譯碼顯示電路提供頻率,1Ｈz脈沖頻率為頻率、相位控制電路、模１6電路提供頻率,0.5Hz脈沖頻率為測頻電路提供頻率。注意:由于太多的異步會導致最后實際分頻出的信號產生誤差,所以將ＥDＡ２中通過2分頻、3分頻級聯產生４8分頻，用10分頻級聯產生1000分頻的方案改成同步置數,直接搭出４８分頻，100０分頻。2分頻電路使用Ｄ觸發(fā)器,把D與Q非連接在一起,并保證其他端口處在正常工作狀態(tài)，在一個時鐘范圍內變化兩次,達成２分頻的目的。仿真結果：４8分頻電路用兩塊7４16０來實現十進制計數,左別的一塊記個位，右邊的記十位。將十位的Ｑc作為輸出端，并且在記到48即個位QaQbＱc和十位Qc均為1時，重新置數0。仿真結果:封裝后,如圖：1000分頻電路3片7416０分別表達個位、十位、百位，以百位的Ｑｄ作為輸出端。仿真結果:封裝后,如下圖:分頻總電路圖：仿真結果:封裝后,如下圖：2、頻率（相位)預置與調節(jié)電路的設計頻率預置與調節(jié)電路由1片模１6的74１6１計數器組成，1Hz信號輸入讓其變化。通過開關K１和K2分別控制清零和保持端，以便計數到需要值時保持或清零。頻率頻率預置與調節(jié)電路實現頻率控制量（步長）的輸入。相位預置電路同頻率預置電路完全相同,用Ｋ3和K４分別控制相位清零和保持。電路圖如下圖：仿真結果:封裝后,如下圖:其中,keｅｐ為頻率保持端ｃleaｒ為頻率清零端1ｈz為1ｈz信號輸入端K[３.．0]為頻率控制字的大小3、累加器的設計累加器由3片7４8３全加器和3片741７5寄存器構成。每來一個時鐘脈沖，加法器就將步長與寄存器輸出的累加相位數據相加，再把相加后的結果送至寄存器的數據輸入端。寄存器將加法器在上一個時鐘作用后所產生的相位數據反饋到加法器的輸入端；以使加法器在下一個時鐘作用下繼續(xù)與頻率控制字進行相加。這樣，相位累加器在時鐘的作用下，進行相位累加。當相位累加器達成滿量時就會產生一次溢出，完畢一個周期性的動作。由于ＲOM中設定的相位取樣地址為１2位，而本實驗中我們取頻率控制字Ｋ=4，所以將頻率步長k［３..0］加在低4位，高8位置0。第一片7483產生的進位進入到第二片7483進行累加,依次往后從而實現累加的過程。電路圖如下圖：仿真結果:封裝后,如下圖:４、相位控制電路相位控制電路實現對產生波形相位進行控制。該電路由１片74１75和３片７483構成的１2位全加器組成。相位控制字從7４1７５輸入端輸入，送入12位加器器7483的高四位，低8位置零，這樣相位的變化能更明顯。電路圖如下:仿真結果：封裝后,如下圖：５、波形存儲器ＲOＭ的設計波形數據表RＯM用于存放波形數據，這里用它存放正弦波、余弦波、三角波、方波、鋸齒波的波形數據。每一位地址相應一個數值，輸出為1０位。ROM中必須包含完整的波形采樣值,本實驗采樣2^12個點。用相位控制電路輸出的數據作為波形存儲器的取樣地址，進行波形的相位—幅值轉換,即可在給定的時間上擬定輸出的波形的抽樣幅值。10位二進制數值固化在ＲOＭ中,按照地址的不同可以輸出相應相位的信號的幅值。運用下面的波形函數，通過C+＋編程得到生產ROM的＊.mif文獻。正弦波函數:存儲數據=rouｎｄ(siｎ(n*2π/409６))＊512+5１２余弦波函數：存儲數據=roｕnd(coｓ(n*2π／４０９6)）*51２+５1２ｒｏｕnd(n/2)+5１2,０≤n≤10２３三角波函數：存儲數據=１02４－rounｄ(n／2)+512,１0２3＜n≤3０71ｒouｎd（n/2)-2048＋５12,３071<n≤4095鋸齒波函數:存儲數據=round(n／４)方波函數:存儲數據=102３，0≤n≤204７ ?0,2０4７<n≤4０95建立ROＭ封裝電路環(huán)節(jié)如下:1、新建BlｏｃkDiagram/Schemａt(yī)iｃＦilｅ文獻，在名稱欄輸入lｐm_rom，并點擊OK;2、在輸出文獻類型中選擇ＶHDL,填寫相應ROM文獻的文獻名,點擊Next;３、Wide和Meｍeorｙ分別設立為10ｂit和4０9６wordｓ，點擊Neｘt;4、在Fileｎame中選擇相應*.mif文獻途徑,點擊Ｎext，再點擊Fｉnｉsｈ，結束創(chuàng)建。以上5種不同波形的RＯM的創(chuàng)建方式均相同,可以得到封裝好的ROM如下圖所示：6、節(jié)省RＯM電路節(jié)省ROM空間電路實現用四分之一的波形數據產生整個周期的波形的電路。將正弦波0~π/2波形數據（１024個)存入ＲOM中，為了由僅有的1/4波形產生整個周期的波形,采用地址取反和輸出取反的方法，最后通過選擇電路將4個不同的1/4波形組合起來產生一個完整周期的正弦波。取反電路：地址取反：輸出取反：地址輸出取反:節(jié)?。遥螹電路：（為避免輸出波形有毛刺，所以設計了兩個寄存器來消除毛刺）封裝后，如下圖：7、測頻電路測頻電路實現對正弦波輸出頻率的測量，該電路的輸出端接到譯碼顯示電路中，使測頻的數據在數碼管上顯示出來。ROM中存有正弦波的量化的幅度值，取值變化范圍為０—1０２３。幅度值輸出的最高位每個周期由0-1的變化只有一次，因此可以運用這個變化來測試頻率。只要測試出一秒中其變化的次數即是其輸出正弦波的頻率。運用一個計數器記錄下這期間的脈沖個數,就可以實現測頻。由于采用頻率字采用四位，基本脈沖頻率為1MHz，所以這個信號源提供的正弦波的頻率范圍為0—366２Hz。測頻電路的電路圖如下:仿真結果:封裝后，如下圖:8、不同波形選擇電路波形選擇電路實現在余弦、三角波、方波和鋸齒波中選擇一個波形輸出，該電路由５片雙4選1數據選擇器74１53組成。通過開關K5和K6控制數據選擇器地址端，來選擇波形。電路如圖:仿真結果：封裝后，如下圖:9、模16電路兩片74１60構成模16計數器,來記頻率和相位的步長，然后通過譯碼顯示電路顯示。仿真結果:封裝后，如下圖:１0、譯碼顯示電路測頻顯示、頻率字和相位字的顯示共8位,一共8路信號。因此我使用八選一數據選擇器依次選擇八路信號單獨通過譯碼器744７，并使用3－8譯碼器控制相應的數碼管顯示。而對于顯示信號的輸出,只需要使用一個模８計數器不斷的循環(huán)計數就可以簡樸的實現控制。其中高四位顯示測頻電路測出的頻率,低四位顯示相位和頻率的步長。電路如下圖:封裝后，如下圖:11、總電路圖該總電路輸出多種波形：正弦波、余弦波、方波、三角波、鋸齒波。包含頻率、相位控制,波形選擇、測頻和譯碼顯示模塊，其中正弦信號實現了ＲＯM空間節(jié)省。四、基于DDS的AM調制電路1、AＭ調制原理:通信理論中將信號調制定義為調制信號對載波的幅度、頻率和相位進行變換。AM即標準調制信號,除了來自消息的基帶信號外，還包含了直流信號,它是調制后輸出信號既含載波分量又具有邊帶分量的標準調幅信號。在標準幅度調制器(AM）中,設載波信號為：調制信號為：則標準調幅波信號為：2、AM調制電路設計:AＭ調制器重要由兩個乘法運算電路和一個加法運算電路組合而成。其中,第一個乘法電路完畢DＤS調制信號與調幅指數的相乘，再通過加法電路與量化值(此處設為1)的相加,最終和DDS載波信號通過第二個乘法電路完畢相乘計算,進而實現AM調制器的功能，具體框圖如下：乘乘法運算電路加法運算電路乘法運算電路DDS調制信號調幅指數mA量化值1DDS載波信號cosωtmAcosωct圖2.1整體電路原理框圖3、子模塊設計1）有符號波形存儲RＯＭ重新運用程序生成有符號數的各波形的*．mif文獻,完畢rｏm設計２)調制模塊①乘法器（調制信號與調制度相乘）ａｍ[4．.０]為調制度mA，moｄ[9.．０]為調制信號②加法器(量化）sｍ[14..4]將高十位輸入，511為量化值１③乘法器(載波信號與量化后的調制信號相乘）調制模塊總圖（最后輸出除符號位外的高十位）:封裝后,如下圖:其中,am[4.．0]是調制度輸入端ｍod［9..０］是調制信號輸入端zaiｂｏ[9.．0]是載波信號輸入端rｅsult［9..0]是通過ＡM調制后的信號輸出端３）調制度mA設立電路運用基礎電路中的模１6頻率預置電路模塊來實現,K7和K8分別幅度的清零和保持開關，通過控制K7K8來實現調制度大小的設定。4）測頻及譯碼顯示：數碼管上從高位到低位分別顯示調制度、調制信號頻率控制字、載波信號頻率控制字。5)載波和調制信號頻率控制電路設計與基礎電路中相同，K1和Ｋ2控制載波信號（sin)頻率的清零(pl_keep）、保持(pｌ＿ｃlear）,K3和K4控制調制信號頻率的清零(xw＿cleaｒ)、保持(xｗ_ｋｅeｐ)。通過控制Ｋ1K2、K3K4分別實現載波和調制信號頻率的控制。電路如下圖：６)調制波形選擇K５和Ｋ６控制波形選擇,00時選通余弦波，01時選通方波,10時選通三角波,１1時選通鋸齒波。4、基于DDS的AM調制總電路圖五、程序的下載和調試1、一方面對置頂文獻進行編譯;2、為端口分派管腳：選擇assｉgnments里面的pinｓ,在相應地引腳的locａｔion中輸入適當的引腳號（管腳分派),輸入完畢后。3、對多余的端口置三態(tài)：選擇aｓｓｉｇｎments里面的ｄevice里面的dｅvice&pinopｔionｓ,修改unusedpins為aｓinpuｔtri-ｓtａｔed。４、下載調試:最后點擊即prｏｇraｍmmeｒ,生成sof格式的文獻后勾選pｒogrａｍ/coｎfｉgure后即可sｔart。管腳設定如下（以基礎總電路為例)：六、示波器結果1、基礎電路①節(jié)省rom正弦與余弦波形②節(jié)省rom正弦與方波波形③節(jié)省rｏｍ正弦與三角波波形④節(jié)省roｍ正弦與鋸齒波波形2、AＭ調制波形（sin為載波信號)①調制信號為余弦波形②調制信號為三角波波形③調制信號為鋸齒波波形參考文獻[１]《蔣立平.數字邏輯電路與系統(tǒng)設計》.北京：電子工業(yè)出版社，2０23.[2]《ＥDＡ設計實驗指導書》.南京理工大學電子技術中心,2023.[3]《通信原理(第六版）》樊昌信附：實驗感想實驗過程中碰到的問題及解決方案1、當把基礎電路完畢下載到實驗箱上運營時,其他波形都可以出來，但是方波是顯示的一條直線。猜想因素：由于其他波形都可以顯示出來，所以其他電路都應當沒錯，因素只能是在方波的存儲ＲOM上,第一種也許是方波的ROM與前后電路的連線犯錯,第二種就只能是方波的mif文獻不對。解決辦法：我一方面檢查了方波ROM的連線，沒有問題,所以我就打開了方波的mif文獻,發(fā)現里面的數據全是0，是mif文獻犯錯。然后改了程序重新生成mｉf,然后就可以顯示方波了。2、在用節(jié)省ROＭ空間生成正弦波形時，在連接處會有跳變的毛刺。猜想因素