電源接地與屏蔽技術(shù)講座課件

接地與屏蔽技術(shù)目錄

1．目的2．國(guó)家有關(guān)EMC法規(guī)3．地線種類(lèi)4．接地不良的影響與解決辦法

1．目的為了保證產(chǎn)品技術(shù)性能能滿足國(guó)家有關(guān)電子信息產(chǎn)品的安規(guī)和電磁兼容方面的規(guī)定（如：靜電放電抗擾度、電磁輻射限值和電磁輻射敏感度等），以及產(chǎn)品性能穩(wěn)定可靠。產(chǎn)品上的接地方法和良好程度非常重要，必須認(rèn)證做好。2．相關(guān)法規(guī)與要求2．1國(guó)家有關(guān)安規(guī)和電磁兼容方面的標(biāo)準(zhǔn)1）GB4943-1995信息技術(shù)設(shè)備(包括電氣事務(wù)設(shè)備)的安全2）GB9254-1998信息技術(shù)設(shè)備的無(wú)線電騷擾限值和測(cè)量方法3）GB/T17626.2-98電磁兼容試驗(yàn)和測(cè)量技術(shù)靜電放電抗擾度試驗(yàn)4）GB/T17626.3-98電磁兼容試驗(yàn)和測(cè)量技術(shù)射頻電磁場(chǎng)輻射抗擾度度驗(yàn)5)GB/T17626.4-98電磁兼容試驗(yàn)和測(cè)量技術(shù)電快速瞬變脈沖群抗擾度試驗(yàn)1）GB9254-1998無(wú)線電騷擾限值的A級(jí)。2）GB/T17626.2-98靜電放電抗擾度試驗(yàn)的3級(jí)。3）GB/T17626.3-98射頻電磁場(chǎng)輻射抗擾度度驗(yàn)的2級(jí)。4)GB/T17626.6-98射頻場(chǎng)感應(yīng)的傳導(dǎo)騷擾抗擾度的2級(jí)。5)GB/T17626.4-98電快速瞬變脈沖群抗擾度試驗(yàn)的3級(jí)。6)GB6833.4-87電源瞬態(tài)敏感度試驗(yàn)。

3．

地線種類(lèi)3．1設(shè)備外部地線有：1）PE-電源保護(hù)地即機(jī)殼地，2）靜電地，3）避雷針地，3．2設(shè)備內(nèi)部地有：1）PE-保護(hù)地即機(jī)殼地，2）電源地，3）模擬地，4）數(shù)字地。4．接地不良的影響和解決辦法任何一個(gè)信息電子產(chǎn)品上如果電源濾波、屏蔽、布線及接地不良，最終將造成產(chǎn)品不能正常工作，同時(shí)對(duì)周?chē)h(huán)境造成輻射和干擾，影響周?chē)渌O(shè)備的正常工作和危害現(xiàn)場(chǎng)工作人員的身體健康。這些情況都是國(guó)家有關(guān)法規(guī)所不允許的和用戶不能接收的。接地不良造成對(duì)產(chǎn)品的干擾是很復(fù)雜的，主要有以下幾個(gè)方面：4.1公共地線干擾：即各種回路信號(hào)在公共地線上產(chǎn)生的相互干擾。解決辦法：各信號(hào)地回路分開(kāi)走，然后在電源地接出處匯總，如：模擬地和數(shù)字地分開(kāi)，功率信號(hào)地和微信號(hào)地分開(kāi)，還有將地線做得盡量短而粗。4．2靜電放電干擾

例子：機(jī)箱螺釘、后接口處打靜電2KV不通過(guò)。4.2.2靜電的防護(hù)1)建立完善的屏蔽結(jié)構(gòu)，帶有接地的金屬屏蔽殼體可將放電電流釋放到地。

2)金屬外殼接地可限制外殼電位的升高，避免造成外殼與內(nèi)部電路之間的放電。

3)內(nèi)部電路如果要與金屬外殼相連時(shí)，要用單點(diǎn)接地，靠近總地線接出處接地，防止放電電流流過(guò)內(nèi)部電路地線，形成共模干擾。

4)在電纜入口處增加保護(hù)器件。

5)在印刷板入口處增加保護(hù)環(huán)（環(huán)與接地端相連）。設(shè)備在工作中，靜電一般由人體操作時(shí)的觸摸所致，所以它一般產(chǎn)生在設(shè)備外部，只要將設(shè)備機(jī)箱上的所有金屬制件良好接地，即可防止靜電進(jìn)入機(jī)箱內(nèi)部干擾設(shè)備的正常工作，如果設(shè)備表面有非金屬制件，如鍵盤(pán)、鼠標(biāo)、軟驅(qū)上的塑料制件，它必須有對(duì)靜電的屏蔽和隔離能力。如果操作人員需打開(kāi)機(jī)箱操作時(shí)則應(yīng)按產(chǎn)品使用說(shuō)明書(shū)的有關(guān)規(guī)定，將身體上的靜電放掉，再接觸機(jī)內(nèi)的產(chǎn)品部件。4.3電磁輻射干擾：隨著主板上時(shí)鐘頻率的升高和功能、存儲(chǔ)容量的增加，計(jì)算機(jī)的電磁輻射在頻率和幅度上也相應(yīng)增加，因而對(duì)其它電子產(chǎn)品的干擾和人體的危害更加嚴(yán)重。

對(duì)噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路，如果屏蔽與接地不好，將造成的空間電磁輻射干擾或自身被干擾。例子：電源接地不良，顯示屏上有雪化，群脈沖試驗(yàn)1KV不通過(guò)。對(duì)策：4.3.2主板電路設(shè)計(jì)與布線的改進(jìn)1)主板上加強(qiáng)電源濾波和接地，2)適當(dāng)改善主板上時(shí)鐘和總線信號(hào)波形的沿的陡度以衰減高頻分量，3)加強(qiáng)傳輸線終端的阻抗匹配以減小信號(hào)的反射，4)加強(qiáng)時(shí)鐘、總線各信號(hào)線間的屏蔽地。5)在所有I/O口信號(hào)線上加低通濾波器將高頻干擾信號(hào)抑制到合格水平。6)高頻信號(hào)引腳上加濾波磁珠。

4.3.3設(shè)備之間的信號(hào)連接1）與印刷線路板以外的信號(hào)相連時(shí)，通常采用屏蔽電纜。對(duì)于高頻和數(shù)字信號(hào)，屏蔽電纜兩端都接地。低頻模擬信號(hào)用的屏蔽電纜，一端接地為好。2）電纜線屏蔽層的接地，將負(fù)載直接接地的方式是不合適的，這是因?yàn)閮啥私拥氐钠帘螌訛榇鸥袘?yīng)的地環(huán)路電流提供了分流，使得磁場(chǎng)屏蔽性能下降。

3）電纜線的端接方法，在要求高的場(chǎng)合要為內(nèi)導(dǎo)體提供360°的完整包裹，并用同軸接頭來(lái)保證電場(chǎng)屏蔽的完整性。

4.4PCB板上的地線設(shè)計(jì)

在電子設(shè)備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來(lái)使用，可解決大部分干擾問(wèn)題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。在地線設(shè)計(jì)中應(yīng)注意以下幾點(diǎn)：

4.4.1正確選擇單點(diǎn)接地與多點(diǎn)接地

印刷電路板上，電源線和地線最重要?？朔姶鸥蓴_，最主要的手段就是接地。在低頻電路中，信號(hào)頻率小于1MHz時(shí)，它的地線電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)頻率大于10MHz時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在1～10MHz時(shí)，如果采用一點(diǎn)接地，其地線長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20，否則應(yīng)采用多點(diǎn)接地法。 L=2l(ln4l/d-A)*10-9(H)l(cm)d(cm)L(H)Xl(Ω)200.113.58.51000.05113.771

4.4.2將數(shù)字電路與模擬電路分開(kāi)

電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開(kāi)，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。4.4.3盡量加粗接地線

若接地線很細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時(shí)信號(hào)電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗，使它能通過(guò)三位于印制電路板的允許電流。如有可能，接地線的寬度應(yīng)大于3mm。

4.4.4將接地線構(gòu)成閉環(huán)路

設(shè)計(jì)只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時(shí)，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時(shí)，因受接地線粗細(xì)的限制，會(huì)在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地結(jié)構(gòu)成環(huán)路，則會(huì)縮小電位差值，提高電子設(shè)備的抗噪聲能力。

4）MCD無(wú)用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。5）閑置不用的門(mén)電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。6）時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)離I/O線和接插件。7）模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘。8）對(duì)A/D類(lèi)器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。

9）時(shí)鐘線垂直于I/O線比平行I/O線干擾小，時(shí)鐘元件引腳遠(yuǎn)離I/O電纜。10)元件引腳盡量短，去耦電容引腳盡量短。11）關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短要直。12）對(duì)噪聲敏感的線不要與大電流，高速開(kāi)關(guān)線平行。13）石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線。14）弱信號(hào)電路，低頻電路周?chē)灰纬呻娏鳝h(huán)