東秦組成原理課設(shè)報告

專業(yè)名稱班級學(xué)號學(xué)生姓名指導(dǎo)教師設(shè)計時間

計算機(jī)科學(xué)與技術(shù)

課程設(shè)計任務(wù)書

設(shè)計題目：一設(shè)實條808實驗室二設(shè)任及求1.7號令；2.14號令；3.28號令；4.33號令；5.機(jī)器周期產(chǎn)生電路；6.74ls139譯器。設(shè)計要求獨立設(shè)計一臺模型計算機(jī)中的部分指令及一些數(shù)字電路部件。三設(shè)報的容1.設(shè)計題目設(shè)計任題目：指令系統(tǒng)及ALU設(shè)計1.7號14號28號，號令設(shè)計；2.

機(jī)器周期產(chǎn)生電路；3.74LS139譯器。2.前言（緒）加強(qiáng)對計算機(jī)組成原理的理解，并將理論和時間結(jié)合在一起，在實踐中體會設(shè)計和學(xué)習(xí)的樂趣，并進(jìn)一步了解計算機(jī)各個模塊的原理。設(shè)【課程設(shè)計內(nèi)容】1.

指令系設(shè)計第7號指令：

助記符ADDA,EM

第14號令：第28號令：第33號令：

格式：操作碼和地址碼操作碼ADD地址碼A,EM功能：將存儲器EM地的值加累加器A尋址方式：直接尋址助記符SUBA,格式：操作碼和地址碼操作碼SUB地址碼A,@R?功能：從累加器A中減間址存器的值尋址方式：寄存器間接尋址助記符ORA,#II格式：操作碼和地址碼操作碼OR地址碼A,#II功能：累加器A“或”立即數(shù)II尋址方式：立即數(shù)尋址助記符MOVA格式：操作碼和地址碼操作碼MOV地址碼R?,A功能：將A中值送入R?中尋址方式：寄存器間接尋址2.3.

模型機(jī)件設(shè)計：題目：機(jī)器周期產(chǎn)生電路功能：設(shè)計電路，實現(xiàn)A、類指分別有2和機(jī)器周期。邏輯電設(shè)計：題目：74LS139譯器功能：實現(xiàn)雙二—四譯碼器

機(jī)器周期M0M1M2M3

0011

ACYA‘CYB1100

BCYA’CYB0001011010111110【系統(tǒng)計】1.型機(jī)邏輯圖

圖1圖2

2.

圖3指令系設(shè)計第7號指令：ADDA,EM指令類型：算術(shù)運算指令尋址方式：直接尋址指令格式：001110XX操作碼及尋址類型第14號令：SUBA,@R?指令類型：算術(shù)運算指令尋址方式：寄存器間接尋址指令格式：001101XX操作碼及R？的選擇00,01,10,11第28號令：ORA,#II指令類型：邏輯運算指令

尋址方式：立即數(shù)尋址指令格式：010111XX第33號令：MOVR?,A

操作碼指令類型：數(shù)據(jù)傳送指令尋址方式：寄存器間接尋址指令格式：001001XX操作碼及R?的選擇00,01,10,113.

微操作制信號1、：外設(shè)備讀信號，當(dāng)出了外設(shè)的地址后，輸出此信號，從指定外設(shè)讀數(shù)據(jù)。2、EMWR：序存儲器EM寫號3、EMRD：序存儲器EM讀號4、PCOE：程序計數(shù)器PC的送到地址總線ABUS上(。5、EMEN：程序存儲器EM與據(jù)總線DBUS接通，由和EMRD決是將DBUS數(shù)據(jù)寫到EM中，還是EM讀出據(jù)送到DBUS。6、IREN：程序存儲器EM讀的數(shù)據(jù)打入指令寄存器IR7、EINT：斷返回時清除中斷響應(yīng)和中斷請求標(biāo)志，便于下次中斷。8、ELP：打入許，與指令寄存器、IR2位合，控制程序跳轉(zhuǎn)。9、FSTC：位置1，10、FCLC：位置0，11、：地址總線ABUS上地址打入地址寄存器。12、：地址寄存器MAR的送到地址總線ABUS上。13、：數(shù)據(jù)總線DBUS上據(jù)送到輸出端口寄存器OUT。14、STEN：數(shù)據(jù)總線上據(jù)存入堆棧寄存器ST中。15、RRD：寄存器組R0-R3，寄器R?選擇由指令的最低兩位決定。

16、RWR：寄存器組R0-R3，寄器R?選擇由指令的最低兩位決定。17、CN：決定運算器是否帶進(jìn)位位CN=1帶進(jìn)位CN=0帶進(jìn)位。18、FEN：標(biāo)志位存入ALU內(nèi)部標(biāo)志寄存器。19、WEN：數(shù)據(jù)總線的打入工作寄存器中。20、AEN：數(shù)據(jù)總線的打入累加器A中。21-23:X2~X0：X2、X1X0三位組合來譯碼選擇將數(shù)據(jù)送到DBUS上的存器。24-26:S2~S0：、、三位合決定做何種運算。4.指令執(zhí)行程周期

節(jié)編

涉及的助記符

功能

機(jī)器碼

總

拍

微操作

控制信號號

硬件數(shù)CT

數(shù)000000

T2T1

PC→MAREM→W

PCOE,MARENEMEN,EMRD,WEN

PC,MAR,1_FATCH_

取指令

10XX

W→IR

EM,W,T0

PC+1

IREN

IR將存儲器EM地

001110

T7PC→POCE,MARENEM→W

PC,MAR,EM7

ADDA,EM

址的值加入累

XX

111

T6EMEN,EMRD,WENPC→PC+1T5W→WENWAREN

,W,A,ALU,F加器A中

T4T3

EM→WA+W→DBUS→A

EMEN，WENS2~S0,AEN,FENRRD,MAREN,

R,從累加

T5

R?→DBUS→MARX2~X0

DBUS,器A中14

SUBA,

減去間

001101

101

T4EM→WEMEN,EMRD,WEN

MAR,@R

XX

EM,A,址存儲器的值

T3

ALU(A-W)→→

S2~S0,AEN,FEN

W,ALU,F

T5

PC→MAR

PCOEMAREN

PC,累加器A28ORA,#II“即數(shù)II

011011XX

101

T4

EM→W,PC→WORA→DBUS

EMEN,EMRDWEN

MAR,EM,W,A,T3

→

S2~S0，AEN

ALU,F將A中

A,10000033MOVR?,A

的值送

011T3A→→AENDBUS,AXX入R?中流程圖如下：

開始PCMAREM→WPC+1PC譯碼測試PCMAR→WPCPC+1W→MAR→WA+WA

T2(010)PCOE;MAREN;T1(001)EMEN;EMRDWENT0(000)IRENT7PCOE,MARENT6EMEN,EMRD,WENT5WEN,WARENT4EMEN,WENT3S2-S0;AEN;FEN圖47號令流程圖

開始PC→MAR→WPC+1→PC譯碼或測試WMAREM→ALUA

T2(010)PCOE;MAREN;T1(001)EMEN;EMRDWENT0(000)IRENT5X2-X0RRD,MARENT4EMEN,WEN,EMRDT3S2-S0;AEN圖5第14號指

開始T2(010)PCOE;MAREN;PC→MART1(001)EMEN;EMRDWEN→WT0(000)IRENPC+1→PC譯碼或測試T5PCOE,MARENPC→MART4EMEN,WEN,EMRDEM→PC+1→PCT3S2-S0;AENALUDBUS圖628號令

開始T2(010)PCOE;MAREN;PC→MART1(001)EMEN;EMRDWEN→WT0(000)IRENPC+1→PC譯碼或測試T3AENALUDBUS圖7第33號指

指令周期安排：開始PC→MAREM→WPC+1→PC

33號指令14號指令

7號指令

28號指令譯碼或測試PC→MAREM→WPC→PC+1R?→MARW→MARPC→MAR

T7T6T5T4EM→WEM

PC+1→PCEM→WT3ALU→A

A+W→DBUS

ALU→A→R?圖分3指令

【系統(tǒng)現(xiàn)】1.型機(jī)實現(xiàn)1）邏輯電路的圖形符號表示、功能圖9（）統(tǒng)實現(xiàn)libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;--Uncommentthefollowinglibrarydeclarationifusing--arithmeticfunctionswithSignedorUnsignedvalues--useIEEE.NUMERIC_STD.ALL;--Uncommentthefollowinglibrarydeclarationifinstantiating--anyXilinxprimitivesinthiscode.--libraryUNISIM;--useUNISIM.VComponents.all;entitycycleisPort(A:inSTD_LOGIC;B:inSTD_LOGIC;CYA:inSTD_LOGIC;CYB:inSTD_LOGIC;CLK:inSTD_LOGIC;cya1:OUTSTD_LOGIC;cyb1:OUTSTD_LOGIC);

endcycle;architectureBehavioralofcycleisbeginPROCESS(CLK)ISBEGINIF(CLK'EVENTANDCLK='1')THENIF(A='1')THENIF(CYA='0'ANDCYB='0')THENcya1<='1';cyb1<='1';ENDIF;IF(CYA='1'ANDCYB='1')THENcya1<='0';cyb1<='0';ENDIF;ENDIF;IF(B='1')THENIF(CYA='0'ANDCYB='0')THENcya1<='0';cyb1<='1';ENDIF;IF(CYA='0'ANDCYB='1')THENcya1<='1';cyb1<='0';ENDIF;IF(CYA='1'ANDCYB='0')THENcya1<='1';cyb1<='1';ENDIF;IF(CYA='1'ANDCYB='1')THENcya1<='0';cyb1<='0';ENDIF;ENDIF;ENDIF;ENDPROCESS;endBehavioral;1邏電路設(shè)計（）邏輯電路的圖形符號表示、功能

圖10（）統(tǒng)實現(xiàn)libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;----Uncommentthefollowinglibrarydeclarationifinstantiating----anyXilinxprimitivesinthiscode.--libraryUNISIM;--useUNISIM.VComponents.all;entityyjyisPort(A:inSTD_LOGIC_VECTOR(1downto0);B:inSTD_LOGIC_VECTOR(1downto0);Y1:outSTD_LOGIC_VECTOR(3downto0);Y2:outSTD_LOGIC_VECTOR(3downto0));endyjy;architectureBehavioralofyjyisbeginP1:PROCESS(A)BEGIN

CASEAISWHEN"00"=>Y1<="0111";WHEN"01"=>Y1<="1011";WHEN"10"=>Y1<="1101";WHEN"11"=>Y1<="1110";WHENOTHERS=>Y1<="1111";ENDCASE;ENDPROCESS;PROCESS(B)BEGINCASEBISWHEN"00"=>Y2<="0111";WHEN"01"=>Y2<="1011";WHEN"10"=>Y2<="1101";WHEN"11"=>Y2<="1110";WHENOTHERS=>Y2<="1111";ENDCASE;ENDPROCESS;endBehavioral;【系統(tǒng)試】（一）模型機(jī)測試1.功仿真:仿真過程如下：

在窗處右擊，加入新源文件創(chuàng)建波形仿真激勵文件：選TestBenchWaveform，并輸入文件名test_74ls

初始化時鐘周期及相關(guān)參數(shù)finash右側(cè)會出現(xiàn)文窗口，設(shè)置輸入引腳的值，存盤左側(cè)sources窗選“behavioralsimulation,下面processes窗會自動出現(xiàn)"ModelsimSimulator"

雙擊其中“behavioralmodel會自動調(diào)“Modelsim進(jìn)仿真，觀察波形窗口，觀察是否正確A=1,B=0,CYA=1,CYB=1;輸結(jié)果為cya1=0，cyb1=0

圖112.級RTL邏電路圖（二）件測試1、功能仿真仿真過程如下：在窗處右擊，加入新源文件

創(chuàng)建波形仿真激勵文件：選TestBenchWaveform，并輸入文件名test_74ls

初始化時鐘周期及相關(guān)參數(shù)finash右側(cè)會出現(xiàn)文窗口，設(shè)置輸入引腳的值，存盤左側(cè)sources窗選“behavioralsimulation,下面processes窗會自動出現(xiàn)"ModelsimSimulator"

雙擊其中“behavioralmodel會自動調(diào)“Modelsim進(jìn)仿真，觀察波形窗口，觀