組合邏輯設(shè)計(jì)原理課件

學(xué)習(xí)要求：掌握開關(guān)代數(shù)的基本概念，學(xué)會用邏輯函數(shù)描述邏輯問題掌握邏輯代數(shù)的公理、基本定理和重要規(guī)則學(xué)會用卡諾圖化簡邏輯函數(shù)第4章邏輯代數(shù)基礎(chǔ)3/24/20231第4章邏輯代數(shù)基礎(chǔ)（續(xù)）習(xí)題完成下列練習(xí):5,9bcde,10abe,13ac,16abc,19ace,22ab,29,43,46,55abcd,65,66,83.3/24/20232邏輯電路的分析、綜合與設(shè)計(jì)第4章邏輯代數(shù)基礎(chǔ)（續(xù)）分析：從邏輯圖開始，得到該電路功能的形式描述，如真值表或邏輯表達(dá)式。綜合：與分析相反，從形式描述開始，得到邏輯圖。通常可由軟件來完成。設(shè)計(jì)：從接受用戶要求開始，得到邏輯圖。將實(shí)際問題的非形式描述（語言或想法）轉(zhuǎn)換成形式描述，即定義電路的輸入、輸出，并用真值表或表達(dá)式說明它的功能特性。綜合組合邏輯電路任一時刻的輸出僅取決于當(dāng)時的輸入；可以含有任意數(shù)目的邏輯門電路和反相器，但不包括反饋回路。3/24/202334.1開關(guān)代數(shù)（續(xù)）單變量定理可用完備歸納法證明3/24/202354.1開關(guān)代數(shù)（續(xù)）二變量和三變量定理運(yùn)算優(yōu)先順序分配律定理T9和T10廣泛地用來簡化邏輯函數(shù)。在所有的定理中，可以用任意邏輯表達(dá)式來替換每個變量。3/24/20236

n變量定理4.1開關(guān)代數(shù)（續(xù)）

可用有限歸納法證明例：證明X＋X＋

···

＋X＝X

1、當(dāng)n＝2時，X+X=X（T3）

2、設(shè)當(dāng)n＝i時，X+X+···+X=X3、則當(dāng)n＝i+1時，X+X+X+···+X=X+(X+X+···+X)（T7）=X+X=X3/24/20237德·摩根定理（續(xù)）4.1開關(guān)代數(shù)（續(xù)）使用廣義德·摩根定理時，要保持原邏輯表示式中運(yùn)算符號的優(yōu)先順序不變。3/24/20239對偶性原理

對開關(guān)代數(shù)的任何定理或恒等式，若交換所有的0和1以及“＋”和“·”，結(jié)果仍正確。4.1開關(guān)代數(shù)（續(xù)）

它使要學(xué)的東西減了一半！3/24/2023104.1開關(guān)代數(shù)（續(xù)）3/24/202311邏輯函數(shù)表示法4.1開關(guān)代數(shù)（續(xù)）

文字：變量或變量的補(bǔ)，如X、Y、X'、Y'；乘積項(xiàng)：單個文字或2個或2個以上文字的邏輯積，如Z'，W·X·Y；“積之和”表達(dá)式：乘積項(xiàng)的邏輯和，如Z'＋W·X·Y；求和項(xiàng)：單個文字或2個或2個以上文字的邏輯和，如Z'，W＋X＋Y；“和之積”表達(dá)式：求和項(xiàng)的邏輯積，如Z'·(W＋X＋Y)；標(biāo)準(zhǔn)項(xiàng)：一個乘積項(xiàng)或求和項(xiàng)，其中每個變量只出現(xiàn)一次，如W·X·Y'，W＋X'＋Y；非標(biāo)準(zhǔn)項(xiàng)：不是標(biāo)準(zhǔn)項(xiàng)的乘積項(xiàng)或求和項(xiàng)，如W·X·X·Y'；3/24/202313

最小項(xiàng)m：設(shè)一個邏輯函數(shù)有n個變量，則一個有n個文字的標(biāo)準(zhǔn)乘積項(xiàng)稱為一個最小項(xiàng)，共有2n個最小項(xiàng)。如4變量最小項(xiàng)m0:W'·X'·Y'·Z'，m13:W·X·Y'·Z，m2:W'·X'·Y·Z'；4.1開關(guān)代數(shù)（續(xù)）

最大項(xiàng)M：設(shè)一個邏輯函數(shù)有n個變量，則一個有n個文字的標(biāo)準(zhǔn)求和項(xiàng)稱為一個最大項(xiàng)，共有2n個最大項(xiàng)。如4變量最大項(xiàng)M15:W'＋X'＋Y'＋Z'，M6:W＋X'＋Y'＋Z，M13:W'＋X'＋Y＋Z'；3/24/202314真值表n個變量的真值表有2n行4.1開關(guān)代數(shù)（續(xù)）含有n個變量的函數(shù)有個3/24/202315最大項(xiàng)列表：F(X,Y,Z)=XYZ(1,2,5)4.1開關(guān)代數(shù)（續(xù)）標(biāo)準(zhǔn)和之積式：F(X,Y,Z)=(X+Y+Z')(X+Y'+Z)(X'+Y+Z')3/24/202317從電路圖得到邏輯函數(shù)的形式描述，如真值表、邏輯表達(dá)式。確定電路行為；根據(jù)代數(shù)描述提出邏輯函數(shù)的不同電路結(jié)構(gòu)；交流與學(xué)習(xí)。4.2組合電路分析窮舉法3/24/2023184.2組合電路分析（續(xù)）代數(shù)法F＝((X+Y')·Z)+(X'·Y·Z')=X·Z＋Y'·Z＋X'·Y·Z'（乘開）3/24/202319

電路描述和設(shè)計(jì)用真值表對電路進(jìn)行描述，不容易出現(xiàn)錯誤，容易用標(biāo)準(zhǔn)和或標(biāo)準(zhǔn)積表達(dá)式直接設(shè)計(jì)，但當(dāng)變量數(shù)很多時表可能會很大。4.3組合電路綜合例：對一個4位素?cái)?shù)檢測器可作這樣的描述：“對于4位輸入組合N＝N3N2N1N0，當(dāng)N＝1、2、3、5、7、11、13時，函數(shù)輸出為1，其他情況輸出為0”3/24/202321用連接詞“與”、“或”、“非”來描述邏輯函數(shù)（可以通過定義輔助變量簡化表達(dá)式），比寫出完全真值表要容易些（當(dāng)變量數(shù)很多時），但容易出現(xiàn)錯誤。4.3組合電路設(shè)計(jì)（續(xù)）例：描述一個報(bào)警電路：“當(dāng)PANIC輸入為1，或者當(dāng)ENABLE輸入為1、EXITING輸入為0，并且房子不安全時，ALARM輸出為1；當(dāng)WINDOW、DOOR、和GARAGE輸入都為1時，房子是安全的?！盇LARM=PANIC+ENABLE×EXITING'×SECURE'SECURE=WINDOW×DOOR×GARAGEALARM=PANIC+ENABLE×EXITING'×(WINDOW×DOOR×GARAGE)'3/24/202322

電路處理一般來說，與非門和或非門比與門和或門要快，但多數(shù)人不習(xí)慣用與非和或非形式來描述邏輯命題。

4.3組合電路設(shè)計(jì)（續(xù)）“如果你不整潔或不富有，并且也不聰明或不友好，我就不和你約會。”“如果你整潔且富有，或者你聰明且友好，我就和你約會?！蔽覀儍扇巳セ蛩麄儍扇巳?一定能解決這個問題?3/24/2023234.3組合電路設(shè)計(jì)（續(xù)）

組合邏輯電路的簡化：一般來說，邏輯函數(shù)表達(dá)式越簡單，設(shè)計(jì)出來的電路也就越簡單。例：化簡解：

代數(shù)化簡法：運(yùn)用邏輯代數(shù)的公理、定理和規(guī)則對邏輯函數(shù)進(jìn)行推導(dǎo)、變換而進(jìn)行化簡。沒有固定的步驟可以遵循，主要取決于對公理、定理和規(guī)則的熟練掌握及靈活運(yùn)用的程度。有時很難判定結(jié)果是否為最簡。7個門3個門2個門3/24/2023254.3組合電路設(shè)計(jì)（續(xù)）

“與或”式化簡應(yīng)滿足的兩個條件：表達(dá)式中“與項(xiàng)”的個數(shù)最少；在滿足上面要求的前提下,“與項(xiàng)”中的變量總數(shù)最少。

“或與”式化簡應(yīng)滿足的兩個條件：表達(dá)式中“或項(xiàng)”的個數(shù)最少；在滿足上面要求的前提下,“或項(xiàng)”中的變量總數(shù)最少?？ㄖZ圖化簡法：該方法簡單、直觀、容易掌握，當(dāng)變量個數(shù)小于等于6時非常有效，在邏輯設(shè)計(jì)中得到廣泛應(yīng)用?？ㄖZ圖的構(gòu)成：n個變量的卡諾圖是一種由2n個方格構(gòu)成的圖形，每一個方格表示邏輯函數(shù)的一個最小項(xiàng)，所有的最小項(xiàng)巧妙地排列成一種能清楚地反映它們相鄰關(guān)系的方格陣列。一個函數(shù)可用圖形中若干方格構(gòu)成的區(qū)域來表示。3/24/2023264.3組合電路設(shè)計(jì)（續(xù)）邏輯函數(shù)的卡諾圖表示：將邏輯函數(shù)所對應(yīng)的最小項(xiàng)在卡諾圖的相應(yīng)方格中標(biāo)以1，剩余方格標(biāo)以0或不標(biāo)。其它形式的函數(shù)要轉(zhuǎn)換成“與或”式后，再在卡諾圖上表示?？ㄖZ圖的性質(zhì)：根據(jù)T10有AB+AB'=A，它表明兩個相鄰“與項(xiàng)”或相鄰"最小項(xiàng)"可以合并為一項(xiàng)，這一項(xiàng)由兩個"與項(xiàng)"中相同的變量組成，可以消去兩個"與項(xiàng)"中不同的變量。0001111001ABC11111例如：

可表示為：“與或”式的卡諾圖表示：直接將表達(dá)式的“與項(xiàng)”或“最小項(xiàng)”所對應(yīng)的方格標(biāo)以1。3/24/2023294.3組合電路設(shè)計(jì)（續(xù)）卡諾圈：在卡諾圖上把相鄰最小項(xiàng)所對應(yīng)的小方格"圈"在一起可進(jìn)行合并，以達(dá)到用一個簡單"與項(xiàng)"代替若干最小項(xiàng)的目的。0101AB110101AB110101AB111二變量卡諾圖合并的典型情況0001111001ABC1111AB0001111001C1111111101ABC00011110三變量卡諾圖合并的典型情況3/24/2023304.3組合電路設(shè)計(jì)（續(xù)）一個卡諾圈中的小方格滿足以下規(guī)律：

卡諾圈中的小方格的數(shù)目為2m，m為整數(shù)且mn；

2m個小方格含有m個不同變量和(n-m)個相同變量；

2m個小方格可用(n-m)個變量的“與項(xiàng)”表示，該“與項(xiàng)”由這些最小項(xiàng)中的相同變量構(gòu)成；

當(dāng)m=n時，卡諾圈包圍整個卡諾圖，可用1表示，即n個變量的全部最小項(xiàng)之和為1。100011110ABCD1111111四變量卡諾圖合并的典型情況000111103/24/2023314.3組合電路設(shè)計(jì)（續(xù)）蘊(yùn)涵項(xiàng)（如何畫圈）蘊(yùn)涵項(xiàng)：“與或”式中的每一個“與項(xiàng)”稱為函數(shù)的蘊(yùn)涵項(xiàng)。質(zhì)蘊(yùn)涵項(xiàng)：不被其它蘊(yùn)涵項(xiàng)所包含的蘊(yùn)涵項(xiàng)。必要質(zhì)蘊(yùn)涵項(xiàng)：質(zhì)蘊(yùn)涵項(xiàng)中至少有一個最小項(xiàng)不被其它蘊(yùn)涵項(xiàng)所包含。3/24/2023324.3組合電路設(shè)計(jì)（續(xù)）用卡諾圖化簡邏輯函數(shù)的一般步驟：第一步：作出函數(shù)的卡諾圖；第二步：在卡諾圖上圈出函數(shù)的全部質(zhì)蘊(yùn)涵項(xiàng)（畫最大的卡諾圈）；

第三步：從全部質(zhì)蘊(yùn)涵項(xiàng)中找出所有必要質(zhì)蘊(yùn)涵項(xiàng)；第四步：若全部必要質(zhì)蘊(yùn)涵項(xiàng)尚不能覆蓋所有的1方格，則需從剩余質(zhì)蘊(yùn)涵項(xiàng)中找出最簡的所需質(zhì)蘊(yùn)涵項(xiàng)，使它們和必要質(zhì)蘊(yùn)涵項(xiàng)一起構(gòu)成函數(shù)的最小覆蓋（把它們?nèi)俊盎颉逼饋恚?/24/2023334.3組合電路設(shè)計(jì)（續(xù)）例：用卡諾圖將下列邏輯函數(shù)簡化為“與或”表達(dá)式

F(A,B,C,D)=m(0,3,5,6,7,10,11,13,15)解：10001111000011110ABCD11111111110001111000011110ABCD11111111*1*0001111000011110ABCD11*1*1*111*3/24/2023344.3組合電路設(shè)計(jì)（續(xù)）例：用卡諾圖將下列邏輯函數(shù)簡化為“與或”表達(dá)式

F(A,B,C,D)=m(2,3,6,7,8,10,12)解：10001111000011110ABCD11111110001111000011110ABCD1*1*1*1*11110001111000011110ABCD1*1*1*1*1110001111000011110ABCD1*1*1*1*13/24/2023354.3組合電路設(shè)計(jì)（續(xù)）例：用卡諾圖將下列邏輯函數(shù)簡化為“或與”表達(dá)式

F(A,B,C,D)=M(3,4,6,7,11,12,13,14,15)

解：CD10001111000011110AB0010010110010013/24/2023364.3組合電路設(shè)計(jì)（續(xù)）

沒有必要質(zhì)蘊(yùn)涵項(xiàng)的情況3/24/2023374.3組合電路設(shè)計(jì)（續(xù)）例：用卡諾圖化簡邏輯函數(shù)F(A,B,C,D)=m(2,3,4,5,6,7,11,13,15)解：CD0001111000011110AB111111111CD00001111000011110AB000000化簡后得到的表達(dá)式一般為兩級“與或式”或“或與式”，可分別由兩級“與非門”或“或非門”來實(shí)現(xiàn)，但實(shí)際上受扇入系數(shù)的影響，電路的級數(shù)會增加，影響電路的速度。為不降低速度，人們設(shè)計(jì)出更復(fù)雜的門來取代簡單門完成更復(fù)雜的運(yùn)算。?有問題3/24/2023384.3組合電路設(shè)計(jì)（續(xù)）包含無關(guān)最小項(xiàng)的邏輯函數(shù)的化簡一般來說，邏輯函數(shù)與輸入的每一種取值組合均有關(guān)系。對于某些組合（某些最小項(xiàng)）函數(shù)的值為0，而對另外一些組合（另外一些最小項(xiàng)）函數(shù)取值為1。無關(guān)最小項(xiàng)：一個邏輯函數(shù),如果它的某些輸入取值組合因受特殊原因制約而不會再現(xiàn)，或者雖然每種輸入取值組合都可能出現(xiàn)，但此時函數(shù)取值為1還是為0無關(guān)緊要，那么這些輸入取值組合所對應(yīng)的最小項(xiàng)稱為無關(guān)最小項(xiàng)。無關(guān)最小項(xiàng)可以隨意地加到函數(shù)表達(dá)式中，或者不加到函數(shù)表達(dá)式中，并不影響函數(shù)所對應(yīng)邏輯電路的實(shí)際邏輯功能。3/24/2023394.3組合電路設(shè)計(jì)（續(xù)）例：給定某電路的真值表如下，求F的最簡"與或"式。10001111000011110ABCD11111110001111000011110ABCD1111ddddddABCDF0000d0001d0010d001110100101011011000111010000100101010110111110011101d1110d1111d3/24/202340從多輸出函數(shù)化簡的觀點(diǎn)來看，它們不是最佳的，應(yīng)該是：

10001111001ABC11F110001111001ABC11F2例：多輸出函數(shù)對應(yīng)的卡諾圖為：4.3組合電路設(shè)計(jì)（續(xù)）

多輸出邏輯函數(shù)的化簡：如果孤立地將單個輸出一一化簡，然后直接拼在一起，通常并不能保證整個電路最簡。所有邏輯表達(dá)式包含的不同“與項(xiàng)”總數(shù)最??；在滿足上述條件的前提下，各不同"與項(xiàng)"中所含的變量總數(shù)最少。注意紅色項(xiàng)！3/24/2023414.3組合電路設(shè)計(jì)（續(xù)）列表化簡法(Q-M法)

第一步：將函數(shù)表示成“最小項(xiàng)之和”形式，并用二進(jìn)制編碼表示每一個最小項(xiàng)；第二步：找出函數(shù)的全部質(zhì)蘊(yùn)涵項(xiàng)；第三步：找出函數(shù)的全部必要質(zhì)蘊(yùn)涵項(xiàng)；第四步：找出函數(shù)全部所需質(zhì)蘊(yùn)涵項(xiàng)。最小化“積之和”=必要質(zhì)蘊(yùn)涵項(xiàng)+所需質(zhì)蘊(yùn)涵項(xiàng)3/24/2023424.3組合電路設(shè)計(jì)（續(xù)）(I)最小項(xiàng)(II)(n－1)個變量的“與”項(xiàng)(III)(n－2)個變量的“與”項(xiàng)編號miABCD組號mimiABCDPiABCDPi01234000010000101100110100111101111101111085910711141501230,88,98,105,79,1110,1110,147,1511,1514,15－000100－10－001－110－1101－1－10－1111－11111－128,9,10,1110,11,14,1510－－1－1－組號Pip1p5p4p3p2例：用列表法化簡F(A,B,C,D)＝m(0,5,7,8,9,10,11,14,15)解：1、用二進(jìn)制編碼表示函數(shù)中的每一個最小項(xiàng)；質(zhì)蘊(yùn)涵項(xiàng)產(chǎn)生表2、找出函數(shù)的全部質(zhì)蘊(yùn)涵項(xiàng)；3/24/2023434.3組合電路設(shè)計(jì)（續(xù)）P1=m(10,11,14,15)＝AC， P2=m(8,9,10,11)＝AB'P3=m(7,15)＝BCD， P4=m(5,7)＝A'BDP5=m(0,8)＝B'C'D'mipiP1*P2*P3P4*P5*0 5 7 8 9 10 11 14 15

× × × × × × × ×

× ×

覆蓋情況必要質(zhì)蘊(yùn)涵項(xiàng)產(chǎn)生表3、求必要質(zhì)蘊(yùn)涵項(xiàng)F(A,B,C,D)＝AC+AB'+A'BD+B'C'D'3/24/2023444、求所需質(zhì)蘊(yùn)涵項(xiàng)mipiP1*P2P3P4P5P6P7*2 4 6 8 9 10 12 13 15 × × × × × × × × × × × × × ×

覆蓋情況4.3組合電路設(shè)計(jì)（續(xù)）3/24/202345mipiP2P3P4P5P62 4 6 10× ×× × × × × ×所需質(zhì)蘊(yùn)涵項(xiàng)產(chǎn)生表行消去規(guī)則：對于所需質(zhì)蘊(yùn)涵項(xiàng)產(chǎn)生表中的任意質(zhì)蘊(yùn)涵項(xiàng)pi和pj，若pi行中的“”完全包含在pj行中，即pi

pj，則可消去pi行。這是因?yàn)檫x取了pj后不僅可以覆蓋pi所能覆蓋的最小項(xiàng)，而且還可覆蓋其它最小項(xiàng)。列消去規(guī)則：對于所需質(zhì)蘊(yùn)涵項(xiàng)產(chǎn)生表中的任意最小項(xiàng)mi和mj，若mi列中的“”完全包含在mj列中，即mi

mj，則可消去mj列。這是因?yàn)檫x取了覆蓋mi的質(zhì)蘊(yùn)涵項(xiàng)后一定能覆蓋mj，反之則不一定。所需質(zhì)蘊(yùn)涵項(xiàng)P3,P4（二次必要質(zhì)蘊(yùn)涵項(xiàng)）4.3組合電路設(shè)計(jì)（續(xù)）3/24/2023464.4競爭與冒險(xiǎn)競爭：信號從某一點(diǎn)出發(fā)經(jīng)不同路徑到達(dá)某一邏輯門有時間差的現(xiàn)象。AFdegtpd21電路在時間“1”和“2”出現(xiàn)了競爭，并在時間“2”產(chǎn)生了冒險(xiǎn)。冒險(xiǎn)：當(dāng)輸入由某一種取值組合變?yōu)榱硪环N取值組合時，由于競爭使得電路產(chǎn)生了與穩(wěn)態(tài)輸出不同的、暫時的錯誤輸出。注意：競爭和冒險(xiǎn)是電路的屬性，邏輯函數(shù)不存在這樣的問題。當(dāng)B=C=1時F=1例如：F=AB+A'C1&BCAF&≥1