第三章數(shù)字電子技術(shù)

第三章數(shù)字電子技術(shù)研究模擬信號時，我們注重電路輸入、輸出信號間的大小、相位關(guān)系。相應(yīng)的電子電路就是模擬電路，包括交直流放大器、濾波器、信號發(fā)生器等。在模擬電路中，晶體管一般工作在放大狀態(tài)。2研究數(shù)字電路時注重電路輸出、輸入間的邏輯關(guān)系，因此不能采用模擬電路的分析方法。主要的分析工具是邏輯代數(shù)，電路的功能用真值表、邏輯表達式或波形圖表示。在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)下，即工作在飽和狀態(tài)或截止?fàn)顟B(tài)。3一、二進制：以二為基數(shù)的記數(shù)體制。表示數(shù)的兩個數(shù)碼：0,1遵循逢二進一的規(guī)律（1001)B==(9)D3.1邏輯代數(shù)基礎(chǔ)3.1.1數(shù)制和編碼4二、十六進制：半斤八兩0,1,2,3,4,5,6,7,8,9,A(10),B(11),C(12),D(13),E(14),F(15)(4E6)H=4162+14161+6160=(1254)D5三、十六進制與二進制之間的轉(zhuǎn)換：B=從末位開始四位一組(10011100101101001000)B=()H84BC9=(9CB48)H6十進制與二進制之間的轉(zhuǎn)換，可以用二除十進制數(shù)，余數(shù)是二進制數(shù)的第0位，然后依次用二除所得的商，余數(shù)依次是K1、K2、……。四、十進制－>二進制之間7225余1K0122余0K162余0K232余1K312余1K40轉(zhuǎn)換過程：(25)D=(11001)B8目前計算機中用得最廣泛的文字集及其編碼，是由美國國家標(biāo)準(zhǔn)局(ANSI)制定的ASCII碼（AmericanStandardCodeforInformationInterchange，美國標(biāo)準(zhǔn)訊息交換碼），它已被國際標(biāo)準(zhǔn)化組織（ISO）定為國際標(biāo)準(zhǔn)，稱為ISO646標(biāo)準(zhǔn)

。基本的ASCII字符集共有128個字符，其中有96個可打印字符，包括常用的字母、數(shù)字、標(biāo)點符號等，另外還有32個控制字符。標(biāo)準(zhǔn)ASCII碼使用7個二進位對字符進行編碼，最高位作為奇偶校驗位。

五、ASCII碼910由于標(biāo)準(zhǔn)ASCII字符集字符數(shù)目有限，在實際應(yīng)用中往往無法滿足要求。為此，國際標(biāo)準(zhǔn)化組織又制定了ISO2022標(biāo)準(zhǔn)，它規(guī)定了在保持與ISO646兼容的前提下將ASCII字符集擴充為8位代碼的統(tǒng)一方法。ISO陸續(xù)制定了一批適用于不同地區(qū)的擴充ASCII字符集，每種擴充ASCII字符集分別可以擴充128個字符，這些擴充字符的編碼均為高位為1的8位代碼（即十進制數(shù)128~255），稱為擴展ASCII碼。1112用四位二進制數(shù)表示0~9十個數(shù)碼，即為BCD碼。四位二進制數(shù)最多可以有16種不同組合，不同的組合便形成了一種編碼。主要有：8421碼、5421碼、2421碼、余3碼等。數(shù)字電路中編碼的方式很多，常用的主要是二—十進制碼（BCD碼）。BCD------Binary-Coded-Decimal六、BCD碼13在BCD碼中，十進制數(shù)(N)D與二進制編碼(K3K2K1K0)B的關(guān)系可以表示為：(N)D=W3K3+W2K2+W1K1+W0K0W3~W0為二進制各位的權(quán)重所謂的8421碼，就是指各位的權(quán)重是8,4,2,1。14000000010010001101100111100010011010101111011110111101011100010001236789101113141551240123578964012356789403456782910123678549二進制數(shù)自然碼8421碼2421碼5421碼余三碼15（1）“與”邏輯A、B、C條件都具備時，事件F才發(fā)生。EFABC&ABCF邏輯符號一、基本邏輯關(guān)系：3.1.2邏輯代數(shù)與基本邏輯關(guān)系16（2）“或”邏輯A、B、C只有一個條件具備時，事件F就發(fā)生。1ABCF邏輯符號AEFBC17（3）“非”邏輯A條件具備時，事件F不發(fā)生；A不具備時，事件F發(fā)生。邏輯符號AEFRAF18（4）幾種常用的邏輯關(guān)系邏輯“與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。與非：條件A、B、C都具備，則F不發(fā)生。&ABCF19或非：條件A、B、C任一具備，則F不發(fā)生。1ABCF異或：條件A、B有一個具備，另一個不具備則F發(fā)生。=1ABCF20二、邏輯代數(shù)的基本定律①基本運算規(guī)則A+0=AA+1=1A·0=0·A=0A·1=A21②基本代數(shù)規(guī)律交換律結(jié)合律分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數(shù)不適用!22③吸收規(guī)則原變量的吸收：A+AB=A證明：A+AB=A(1+B)=A?1=A利用運算規(guī)則可以對邏輯式進行化簡。例如：被吸收23反變量的吸收：證明：例如：DCBCADCBCAA++=++被吸收24混合變量的吸收：證明：例如：1吸收吸收25④反演定理：可以用列真值表的方法證明：26①真值表：將輸入、輸出的所有可能狀態(tài)一一對應(yīng)地列出。設(shè)A、B、C為輸入變量，F(xiàn)為輸出變量。三、邏輯函數(shù)的表示法27②邏輯函數(shù)式把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運算的組合式，即邏輯代數(shù)式，又稱為邏輯函數(shù)式，通常采用“與或”的形式。若表達式的乘積項中包含了所有輸入變量的原變量或反變量，則這一項稱為最小項，上式中每一項都是最小項。若兩個最小項中只有一個變量以原、反狀態(tài)相區(qū)別，則稱它們?yōu)檫壿嬒噜彙?8③卡諾圖：將n個輸入變量的全部最小項用小方塊陣列圖表示，并且將邏輯相臨的最小項放在相臨的幾何位置上，所得到的陣列圖就是n變量的卡諾圖?？ㄖZ圖的每一個方塊（最小項）代表一種輸入組合，并且把對應(yīng)的輸入組合注明在陣列圖的上方和左方。29AB0101ABC0001111001兩變量卡諾圖三變量卡諾圖30有時為了方便，用二進制對應(yīng)的十進制表示單元編號。ABC0001111001F(A,B,C)=(1,2,4,7)1,2,4,7單元取1，其它取031利用卡諾圖化簡：ABC000111100132ABC0001111001AB?33ABC0001111001ABBCF=AB+BC化簡過程：34④邏輯圖：把相應(yīng)的邏輯關(guān)系用邏輯符號和連線表示出來。&AB&CD1FF=AB+CD35門電路是用以實現(xiàn)邏輯關(guān)系的電子電路，與基本邏輯關(guān)系相對應(yīng)，門電路主要有：與門、或門、與非門、或非門、異或門等。在數(shù)字電路中，一般用高電平代表1、低點平代表0，即所謂的正邏輯系統(tǒng)。3.2TTL門電路3610ViVoKVccR只要能判斷高低電平即可K開------Vo=1,輸出高電平K合------Vo=0,輸出低電平可用三極管代替37R1R2AF+VccuAtuFt+Vcc0.3V三極管的開關(guān)特性：38TTL門電路，輸入級和輸出級均為三極管結(jié)構(gòu)，稱為Transistor-TransistorLogic

即TTL電路。39+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC3.2.1TTL與非門的基本原理40任一輸入為低電平（0.3V）時“0”1V不足以讓T2、T5導(dǎo)通三個PN結(jié)導(dǎo)通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC41+5VFR4R2R13kR5T3T4T1b1c1ABC任一輸入為低電平（0.3V）時“0”1Vuouo=5-uR2-ube3-ube43.4V高電平！42輸入全為高電平（3.4V）時“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCVbe5+Vce2=0.7+0.3=1.043輸入全為高電平（3.4V）時+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uF=0.3V44一、電壓傳輸特性測試電路&+5Vuiu045u0(V)ui(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平461.輸出高電平UOH、輸出低電平UOL

UOH2.4V

UOL

0.4V便認(rèn)為合格。

典型值UOH=3.4VUOL

0.3V。2.閾值電壓UTui<UT時，認(rèn)為ui是低電平。ui>UT時，認(rèn)為ui是高電平。UT=1.4V47二、輸入、輸出負(fù)載特性&&？1.前后級之間電流的聯(lián)系48R1T1+5V前級輸出為高電平時前級后級反偏前級流出電流IOH（拉電流）+5VR4R2R5T3T449前級輸出為低電平時R1T1+5V前級后級流入前級的電流IOL

約1.4mA(灌電流)+5VR2R13kT2R3T1T5b1c150灌電流的計算飽和51關(guān)于電流的技術(shù)參數(shù)522.扇出系數(shù)：門電路輸出驅(qū)動同類門的個數(shù)+5VR4R2R5T3T4T1前級T1T1IiH1IiH3IiH2IOH前級輸出為高電平時例如：53+5VR2R13kT2R3T1T5b1c1前級IOLIiL1IiL2IiL3前級輸出為低電平時54輸出低電平時，流入前級的電流（灌電流）：輸出高電平時，前級流出的電流（拉電流）：一般TTL門的扇出系數(shù)為10。由于IOL、IOH的限制，每個門電路輸出端所帶門電路的個數(shù)，稱為扇出系數(shù)。55&符號一、集電極開路的與非門（OC門）3.2.2其它類型的TTL門電路56應(yīng)用時輸出端要接一上拉負(fù)載電阻RLRLUCC+5VFR2R13kT2R3T1T5b1c1ABC57

OC門可以實現(xiàn)“線與”功能&&&UCCF1F2F3FF=F1F2F3RL輸出級UCCRLT5T5T5F58負(fù)載電阻RL和電源UCC可以根據(jù)情況選擇&J+30V220VJ如RL用繼電器線圈（J）替代，可以實現(xiàn)對其它電路的控制。59&ABF符號功能表低電平起作用二、三態(tài)門60&ABF符號功能表高電平起作用61０１０三態(tài)門主要作為TTL電路與總線間的接口電路E1、E2、E3輪流接入高電平，將不同數(shù)據(jù)（A、B、C）分時送至總線。E1E2E3公用總線ABC623.2.3TTL門電路的主要技術(shù)參數(shù)1)輸出高電平、低電平高電平:3.4V--4V以上低電平以下2)閾值電壓：UTH=1.4VVIVO高電平低電平1VOVIUTH=1.4V63四2輸入與非門74LS00地GND3.2.4TTL門電路芯片簡介外形&&&1413121110981234567&管腳電源VCC（+5V）64常用TTL邏輯門電路名稱國際常用系列型號國產(chǎn)部標(biāo)型號說明四2輸入與非門74LS00T1000四2輸入或門四2異或門四2輸入或非門四2輸入與門雙4輸入與非門雙4輸入與門六反相器8輸入與非門74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一個組件內(nèi)部有四個門，每個門有兩個輸入端一個輸出端。一個組件內(nèi)有兩個門，每個門有4個輸入端。只一個門，8個輸入端。有6個反相器。653.3CMOS門電路UCCST2DT1AFNMOS管PMOS管CMOS電路66UCCST2DT1uiuoui=0截止Ugs2=UCC導(dǎo)通u０=“１”工作原理：67UCCST2DT1uiuoui=１導(dǎo)通截止u０=“０”工作原理：68互補金屬氧化物半導(dǎo)體CMOS——ComplementaryMetal-Oxide-Semiconductor69CMOS電路的優(yōu)點1.靜態(tài)功耗小。2.允許電源電壓范圍寬（318V）。3.扇出系數(shù)大，抗噪容限大。70觸發(fā)器輸出有兩種可能的狀態(tài)：0、1；輸出狀態(tài)不只與現(xiàn)時的輸入有關(guān)，還與原來的輸出狀態(tài)有關(guān)；觸發(fā)器是有記憶功能的邏輯部件;按功能分類：R-S觸發(fā)器、D型觸發(fā)器、JK觸發(fā)器、T型觸發(fā)器等。3.4觸發(fā)器71&a&b反饋兩個輸入端兩個輸出端3.4.1基本RS觸發(fā)器72基本觸發(fā)器的功能表73&&S＋5VQQ正常時，不按按鈕，Q＝0；按下按鈕時，鎖定器翻轉(zhuǎn)，Q＝1；松開按鈕后，回到Q＝0。按鈕動作一次，Q端就輸出一個正脈沖。由于鎖定器的存在，即使按鈕抖動，輸出端也不會產(chǎn)生毛刺。QQ開關(guān)去抖電路743.4.2D觸發(fā)器D&c&d&a&bCP輸入端75CP=0時，a、b門被堵塞，輸出保持原態(tài)：011保持D&c&d&a&bCP76CP=1時，a、b門被打開，輸出由D決定：若D=01011001D&c&d&a&bCP77CP=1時，a、b門被打開，輸出由D決定：若D=11100110D&c&d&a&bCP78D觸發(fā)器的電平觸發(fā)方式電平觸發(fā)高電平觸發(fā)低電平觸發(fā)CP=1期間翻轉(zhuǎn)CP=0期間翻轉(zhuǎn)79結(jié)構(gòu)簡單、速度快。只要CP存在就可以翻轉(zhuǎn)，容易造成空翻。CPDQ空翻80電平觸發(fā)的符號CQCQ高電平觸發(fā)低電平觸發(fā)81D觸發(fā)器的邊沿觸發(fā)方式如果翻轉(zhuǎn)發(fā)生在上升沿就叫“上升沿觸發(fā)”或“正邊沿觸發(fā)”。如果翻轉(zhuǎn)發(fā)生在下降沿就叫“下降沿觸發(fā)”或“負(fù)邊緣觸發(fā)”。82邊沿觸發(fā)的D觸發(fā)器功能表正沿觸發(fā)83邏輯符號CQCQ負(fù)沿觸發(fā)正沿觸發(fā)84集成D觸發(fā)器介紹(1)集成雙D觸發(fā)器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地)85例：用D觸發(fā)器將一個時鐘進行2分頻.DCPQQCPCPQQ01RD、SD不用時,懸空或通過4.7k的電阻接高電平頻率FQ=FCP/2D觸發(fā)器功能CP時，Q=D86用2個2分頻器級聯(lián)組成一個4分頻器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/487(2)集成4D觸發(fā)器74LS175特點:一個集成電路中有4個D觸發(fā)器,時鐘CP公共,清0端RD公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND88RDSDDCQ功能表邏輯符號89CPDQ例：畫出D觸發(fā)器的輸出波形。903.4.3T′和T觸發(fā)器&c&d&a&bCP（1）T′觸發(fā)器來一個時鐘脈沖翻轉(zhuǎn)一次，也叫計數(shù)器。91RDSDCQCP邊沿處翻轉(zhuǎn)CP負(fù)沿處翻轉(zhuǎn)邏輯符號92時序圖CPQ下降沿翻轉(zhuǎn)！93（2）T觸發(fā)器T觸發(fā)器與T′觸發(fā)器無本質(zhì)區(qū)別，只是加入了控制端T。R2S2CF從R1S1CF主CPTT=0時CP不起作用，T=1時與T′相同。94功能表RDSDCQT邏輯符號95時序圖CPQT963.4.3JK觸發(fā)器R2S2CF從R1S1CF主CPKJJK觸發(fā)器有兩個輸入控制端J、K，它的功能最完善。97功能表邏輯符號RDSDCQKJ98時序圖CPKJQJQ保持T99幾種典型的集成電路:雙四同相緩沖器74LS244雙四反相緩沖器74LS240數(shù)據(jù)收發(fā)器74LS245（輸出）八D鎖存器74LS273地址鎖存器73LS373三線－八線譯碼器74LS1381003.5D/A轉(zhuǎn)換電路常見的有“權(quán)電阻”和“T形電阻網(wǎng)絡(luò)”兩種方法。1013.5.1權(quán)電阻D/A變換器這種變換器由“電子模擬開關(guān)”、“權(quán)電阻求和網(wǎng)絡(luò)”、“運算放大器”和“基準(zhǔn)電源”等部分組成。

UR++-AuoS2S3S1S0RR/2R/4R/8R3R2R1R0RFD3D2D1D000115kR=80

k0011102電子模擬開關(guān)(S0-S3)由電子器件構(gòu)成，其動作受二進制數(shù)D0-D3控制。當(dāng)DK＝1時，則相應(yīng)的開關(guān)SK接到位置1上，將基準(zhǔn)電源UR經(jīng)電阻Rk引起的電流接到運算放大器的虛地點（如圖中S0、S1）；當(dāng)Dk＝0時，開關(guān)Sk接到位置0，將相應(yīng)電流直接接地而不進運放（如圖中S2、S3）。++-AuoS2S3S1S0RR/2R/4R/8R3R2R1R0RFD3D2D1D00011

UR5

kR=80

k103T1T2SDa電子模擬開關(guān)的簡化原理電路當(dāng)D=1時，T2管飽和導(dǎo)通，T1管截止，則S與a點通；當(dāng)D=0時，T1管飽和導(dǎo)通，T2管截止，則S被接地。前者相當(dāng)于開關(guān)S接到“1”端，后者則相當(dāng)于開關(guān)S接到“0”端。104Uo=-URRFR（）D3D0D1D223202122＋＋＋根據(jù)反相比例運算公式可得：顯然，輸出模擬電壓的大小直接與輸入二進制數(shù)的大小成正比，從而實現(xiàn)了數(shù)字量到模擬量的轉(zhuǎn)換。++-AuoS2S3S1S0RR/2R/4R/8R3R2R1R0RFD3D2D1D00011

UR5

kR=80

k1053.5.2T形解碼網(wǎng)絡(luò)D/A變換器(以4位為例)由于解碼網(wǎng)絡(luò)的電路結(jié)構(gòu)和參數(shù)匹配，使得上圖中D、C、B、A四點的電位逐位減半.AB++-AuoS2S3S1S02R2R2R2RR3R2R1R0RFD3D2D1D00011UR2RRRRI3I2I1I0ICD和權(quán)電阻網(wǎng)絡(luò)相比，T形解碼網(wǎng)絡(luò)中電阻的類型少，只有R、2R兩種，電路構(gòu)成比較方便。106UD=URUC=UR/

2UB=UR/4UA=UR/8即：因此，每個2R支路中的電流也逐位減半。AB++-AuoS2S3S1S02R2R2R2RR3R2R1R0RFD3D2D1D00011UR2RRRRI3I2I1I0ICD107I=I3+I2+I1+I0UR2R=D3UR16RD0UR8RD1UR4RD2+++=UR16R(8D3+4D2+2D1+1D0)=URRF16R(8D3+4D2+2D1+1D0)uo

-AB++-AuoS2S3S1S02R2R2R2RR3R2R1R0RFD3D2D1D00011UR2RRRRI3I2I1I0ICD1083.5.3D/A變換器的主要技術(shù)指標(biāo)指最小輸出電壓和最大輸出電壓之比。有時也用輸入數(shù)字量的有效位數(shù)來表示分辨率。一、分辨率二、線性度通常用非線性誤差的大小表示D/A變換器的線性度。把偏離理想的