數(shù)字電子技術(shù)基礎(chǔ)

數(shù)字電子技術(shù)基礎(chǔ)第1頁/共592頁第一章數(shù)字邏輯基礎(chǔ)§1-1數(shù)制與編碼§1-2

邏輯代數(shù)基礎(chǔ)§1-3

邏輯函數(shù)的標(biāo)準(zhǔn)形式§1-4

邏輯函數(shù)的化簡小結(jié)第2頁/共592頁§1-1數(shù)制與編碼

進(jìn)位計數(shù)制數(shù)制轉(zhuǎn)換數(shù)值數(shù)據(jù)的表示常用的編碼第3頁/共592頁§1-2邏輯代數(shù)基礎(chǔ)邏輯變量及基本邏輯運(yùn)算邏輯函數(shù)及其表示方法

邏輯代數(shù)的運(yùn)算公式和規(guī)則第4頁/共592頁§1-3邏輯函數(shù)的標(biāo)準(zhǔn)形式函數(shù)表達(dá)式的常用形式邏輯函數(shù)的標(biāo)準(zhǔn)形式第5頁/共592頁§1-4邏輯函數(shù)的簡化代數(shù)法化簡函數(shù)圖解法化簡函數(shù)

邏輯函數(shù)簡化中的幾個實際問題第6頁/共592頁進(jìn)位計數(shù)制1、十進(jìn)制=3

102

+

3101+

3100+310-1

+310-2權(quán)權(quán)權(quán)權(quán)權(quán)特點：1)基數(shù)10，逢十進(jìn)一，即9+1=103)不同數(shù)位上的數(shù)具有不同的權(quán)值10i。

4)任意一個十進(jìn)制數(shù)，都可按其權(quán)位展成多項式的形式(333.33)10位置計數(shù)法按權(quán)展開式(N)10=(Kn-1K1K0.K-1K-m)10

2)有0-9十個數(shù)字符號和小數(shù)點，數(shù)碼Ki從0-9=Kn-110n-1++K1101+K0100+K-110-1++K-m10-m返回數(shù)基表示相對小數(shù)點的位置第7頁/共592頁返回二進(jìn)制任意進(jìn)制1）基數(shù)R，逢R進(jìn)一，3）不同數(shù)位上的數(shù)具有不同的權(quán)值Ri。4）任意一個R進(jìn)制數(shù)，都可按其權(quán)位展成多項式的形式(N)R=(Kn-1K1K0.K-1K-m)2=Kn-1Rn-1++K1R1+K0R0+K-1R-1+K-mR-m2)有R個數(shù)字符號和小數(shù)點，數(shù)碼Ki從0~(R-1)1）基數(shù)2，逢二進(jìn)一，即1+1=103）不同數(shù)位上的數(shù)具有不同的權(quán)值2i。4）任意一個二進(jìn)制數(shù)，都可按其權(quán)位展成多項式的形式(N)2=(Kn-1K1K0.K-1K-m)2=Kn-12n-1++K121+K020+K-12-1+K-m2-m2)有0-1兩個數(shù)字符號和小數(shù)點，數(shù)碼Ki從0-1第8頁/共592頁常用數(shù)制對照表返回第9頁/共592頁數(shù)制轉(zhuǎn)換十進(jìn)制非十進(jìn)制非十進(jìn)制十進(jìn)制二進(jìn)制八、十六進(jìn)制八、十六進(jìn)制二進(jìn)制十進(jìn)制與非十進(jìn)制間的轉(zhuǎn)換非十進(jìn)制間的轉(zhuǎn)換返回第10頁/共592頁

整數(shù)部分的轉(zhuǎn)換十進(jìn)制轉(zhuǎn)換成二進(jìn)制除基取余法：用目標(biāo)數(shù)制的基數(shù)（R=2）去除十進(jìn)制數(shù)，第一次相除所得余數(shù)為目的數(shù)的最低位

K0，將所得商再除以基數(shù)，反復(fù)執(zhí)行上述過程，直到商為“0”，所得余數(shù)為目的數(shù)的最高位Kn-1。例：（81）10=（？）2得：（81）10=（1010001）28140201052022222221K00K10K20K31K40K51K61返回第11頁/共592頁小數(shù)部分的轉(zhuǎn)換十進(jìn)制轉(zhuǎn)換成二進(jìn)制乘基取整法：小數(shù)乘以目標(biāo)數(shù)制的基數(shù)（R=2），第一次相乘結(jié)果的整數(shù)部分為目的數(shù)的最高位K-1，將其小數(shù)部分再乘基數(shù)依次記下整數(shù)部分，反復(fù)進(jìn)行下去，直到小數(shù)部分為“0”，或滿足要求的精度為止（即根據(jù)設(shè)備字長限制，取有限位的近似值）。例：

（0.65）10=(?)2

要求精度為小數(shù)五位。0.652K-110.32K-200.62K-310.22K-400.42K-500.8由此得：(0.65)10=(0.10100)2綜合得：(81.65)10=(1010001.10100)2返回如2-5，只要求到小數(shù)點后第五位十進(jìn)制二進(jìn)制八進(jìn)制、十六進(jìn)制第12頁/共592頁非十進(jìn)制轉(zhuǎn)成十進(jìn)制方法：將相應(yīng)進(jìn)制的數(shù)按權(quán)展成多項式，按十進(jìn)制求和(F8C.B)16=

F×162+8×161+C×160+B×16-1=

3840+128+12+0.6875=3980.6875例：返回第13頁/共592頁返回非十進(jìn)制間的轉(zhuǎn)換

二進(jìn)制與八進(jìn)制間的轉(zhuǎn)換從小數(shù)點開始，將二進(jìn)制數(shù)的整數(shù)和小數(shù)部分每三位分為一組，不足三位的分別在整數(shù)的最高位前和小數(shù)的最低位后加“0”補(bǔ)足，然后每組用等值的八進(jìn)制碼替代，即得目的數(shù)。例8：11010111.0100111B=?Q

11010111.0100111B=327.234Q11010111.0100111小數(shù)點為界000723234第14頁/共592頁返回非十進(jìn)制間的轉(zhuǎn)換二進(jìn)制與十六進(jìn)制間的轉(zhuǎn)換從小數(shù)點開始，將二進(jìn)制數(shù)的整數(shù)和小數(shù)部分每四位分為一組，不足四位的分別在整數(shù)的最高位前和小數(shù)的最低位后加“0”補(bǔ)足，然后每組用等值的十六進(jìn)制碼替代，即得目的數(shù)。例9：

111011.10101B=?H

111011.10101B=3B.A8H111011.10101小數(shù)點為界00000B3A8第15頁/共592頁X1=+1101101X2=-1101101數(shù)值數(shù)據(jù)的表示一、真值與機(jī)器數(shù)數(shù)符（+/-）+尾數(shù)（數(shù)值的絕對值）符號（+/-）數(shù)碼化

最高位：“0”表示“+”“1”表示“-”二、帶符號二進(jìn)制數(shù)的代碼表示1.原碼[X]原：原碼反碼補(bǔ)碼變形補(bǔ)碼尾數(shù)部分的表示形式：最高位：“0”表示“+”“1”表示“-”符號位+尾數(shù)部分（真值）原碼的性質(zhì)：

“0”有兩種表示形式[+00…0]原=000…0而[-00…0]原=100…0數(shù)值范圍：+（2n–1-1）≤[X]原≤-（2n-1-1）如n=8，原碼范圍01111111～11111111，數(shù)值范圍為+127～-127符號位后的尾數(shù)即為真值的數(shù)值返回第16頁/共592頁數(shù)值數(shù)據(jù)的表示2.反碼[X]反：符號位+尾數(shù)部分反碼的性質(zhì)正數(shù)：尾數(shù)部分與真值形式相同負(fù)數(shù)：尾數(shù)為真值數(shù)值部分按位取反

X1=+4X2=-4[X1]反

=00000100[X2]反

=111110113、補(bǔ)碼[X]補(bǔ)：符號位+尾數(shù)部分正數(shù)：尾數(shù)部分與真值同即[X]補(bǔ)=[X]正負(fù)數(shù)：尾數(shù)為真值數(shù)值部分按位取反加1即[X]補(bǔ)=[X]反+

1

“0”有兩種表示形式[+00…0]反=000…0而[-00…0]反=111…1數(shù)值范圍：+（2n–1-1）≤[X]反≤-（2n-1-1）如n=8，反碼范圍01111111～10000000，數(shù)值范圍為+127～-127符號位后的尾數(shù)是否為真值取決于符號位返回第17頁/共592頁補(bǔ)碼的性質(zhì)：數(shù)值數(shù)據(jù)的表示雙符號位：正數(shù)-“00”

負(fù)數(shù)-“11”符號位+尾數(shù)應(yīng)用：兩個符號位（S1S0）都作為數(shù)值一起參與運(yùn)算，運(yùn)算結(jié)果的符號如兩個符號位相同，結(jié)果正確；不同則溢出。判斷是否有溢出方法：4、變形補(bǔ)碼[X]變補(bǔ)：例：

已知X1=-1110B，X2=+0110B，求X1+X2=？

[X1]補(bǔ)

=10010-1110B+）[X2]補(bǔ)

=00110+1000B[X1+X2]補(bǔ)=11000-1000B故得[X1+X2]補(bǔ)=11000即X1+X2=-1000B例：已知X1=48，X2=31求X1+X2=？

X1=+48[X1]變補(bǔ)=00110000+）X2=+31+）[X2]變補(bǔ)=00011111X1+X2=+79[X1+X2]變補(bǔ)=01001111

“0”有一種表示形式[+00…0]補(bǔ)=000…0而[-00…0]補(bǔ)=1000…0

數(shù)值范圍：+(2n-1-1）≤[X]補(bǔ)≤-2n-1如n=8，補(bǔ)碼范圍01111111～10000000，數(shù)值范圍為+127～-128

符號位后的尾數(shù)并不表示真值大小

用補(bǔ)碼進(jìn)行運(yùn)算時，兩數(shù)補(bǔ)碼之和等于兩數(shù)和之補(bǔ)碼，即

[X1]補(bǔ)+[X2]補(bǔ)={X1+X2}補(bǔ)（mod2n）第18頁/共592頁常用編碼自然二進(jìn)制碼格雷碼二—十進(jìn)制碼奇偶檢驗碼

ASCII碼等。常用的編碼：用一組二進(jìn)制碼按一定規(guī)則排列起來以表示數(shù)字、符號等特定信息。（一）自然二進(jìn)制碼及格雷碼自然二進(jìn)制碼常用四位自然二進(jìn)制碼，表示十進(jìn)制數(shù)0--15，各位的權(quán)值依次為23、22、21、20。格雷碼2.編碼還具有反射性，因此又可稱其為反射碼。1.任意兩組相鄰碼之間只有一位不同。注：首尾兩個數(shù)碼即最小數(shù)0000和最大數(shù)1000之間也符合此特點，故它可稱為循環(huán)碼返回按自然數(shù)順序排列的二進(jìn)制碼第19頁/共592頁自然二進(jìn)制碼格雷碼二—十進(jìn)制碼奇偶檢驗碼

ASCII碼等。常用的編碼：（二）二—十進(jìn)制BCD碼

有權(quán)碼用四位二進(jìn)制代碼對十進(jìn)制數(shù)的各個數(shù)碼進(jìn)行編碼。有權(quán)碼表示十進(jìn)制數(shù)符：D=b3w3+b2w2+b1w1+b0w0+c偏權(quán)系數(shù)c

=

0時為有權(quán)碼。18421BCD（NBCD）碼276.8↓↓↓↓010011101101000例：（276.8）10=（？）NBCD（276.8）10=（0010011101101000）NBCD四位二進(jìn)制數(shù)中的每一位都對應(yīng)有固定的權(quán)常用編碼返回第20頁/共592頁自然二進(jìn)制碼格雷碼二—十進(jìn)制碼奇偶檢驗碼

ASCII碼等。常用的編碼：

無權(quán)碼2.其它有權(quán)碼2421、5421、52111.余3碼余3碼中有效的十組代碼為0011～1100代表十進(jìn)制數(shù)0--92.其它無權(quán)碼字符編碼ASCII碼：七位代碼表示128個字符96個為圖形字符控制字符32個。常用編碼返回第21頁/共592頁§1-2邏輯代數(shù)基礎(chǔ)邏輯變量及基本邏輯運(yùn)算邏輯函數(shù)及其表示方法

邏輯代數(shù)的運(yùn)算公式和規(guī)則第22頁/共592頁邏輯變量及基本邏輯運(yùn)算一、邏輯變量取值：邏輯0、邏輯1。邏輯0和邏輯1不代表數(shù)值大小，僅表示相互矛盾、相互對立的兩種邏輯狀態(tài)二、基本邏輯運(yùn)算與運(yùn)算或運(yùn)算非運(yùn)算返回第23頁/共592頁邏輯表達(dá)式F=AB=AB與邏輯真值表與邏輯關(guān)系表與邏輯開關(guān)A開關(guān)B燈F斷斷斷合合斷合合滅滅滅亮ABF101101000010ABF邏輯符號只有決定某一事件的所有條件全部具備，這一事件才能發(fā)生與邏輯運(yùn)算符，也有用“”、“∧”、“∩”、“&”表示第24頁/共592頁邏輯表達(dá)式F=A+B或邏輯真值表或邏輯ABF1邏輯符號只有決定某一事件的有一個或一個以上具備，這一事件才能發(fā)生ABF101101001110N個輸入：F=A+B+...+N或邏輯運(yùn)算符，也有用“∨”、“∪”表示返回第25頁/共592頁返回非邏輯當(dāng)決定某一事件的條件滿足時，事件不發(fā)生；反之事件發(fā)生，非邏輯真值表邏輯符號AF1AF0110邏輯表達(dá)式F=A“-”非邏輯運(yùn)算符三、復(fù)合邏輯運(yùn)算與非邏輯運(yùn)算F1=AB或非邏輯運(yùn)算F2=A+B與或非邏輯運(yùn)算F3=AB+CD第26頁/共592頁異或運(yùn)算ABF101101001100邏輯表達(dá)式F=AB=AB+AB

ABF=1邏輯符號ABF101101000011同或運(yùn)算邏輯表達(dá)式F=AB=AB

ABF=1邏輯符號“”異或邏輯運(yùn)算符“⊙”同或邏輯運(yùn)算符返回第27頁/共592頁0V3V工作原理A、B中有一個或一個以上為低電平0V只有A、B全為高電平3V，二極管與門電路0V3V3V3VABF3V3V3V3V0V0V0V3V0V0V0V0V返回（四）正邏輯與負(fù)邏輯則輸出F就為低電平0V則輸出F才為高電平3V第28頁/共592頁ABFVLVLVLVLVHVL111ABF1001000000ABF01001011111VLVHVHVLVHVH電平關(guān)系正邏輯負(fù)邏輯正與=負(fù)或正或=負(fù)與正與非=負(fù)或非正或非=負(fù)與非正、負(fù)邏輯間關(guān)系邏輯符號等效在一種邏輯符號的所有入、出端同時加上或者去掉小圈，當(dāng)一根線上有兩個小圈，則無需畫圈原來的符號互換（與←→或、同或←→異或）高電平VH用邏輯1表示，低電平VL用邏輯0表示返回（四）正邏輯與負(fù)邏輯（與門）（或門）高電平VH用邏輯0表示，低電平VL用邏輯1表示第29頁/共592頁邏輯函數(shù)及其表示方法一、邏輯函數(shù)用有限個與、或、非邏輯運(yùn)算符，按某種邏輯關(guān)系將邏輯變量A、B、C、...連接起來，所得的表達(dá)式F=f（A、B、C、...）稱為邏輯函數(shù)。二、邏輯函數(shù)的表示方法真值表邏輯函數(shù)式

邏輯圖波形圖輸入變量不同取值組合與函數(shù)值間的對應(yīng)關(guān)系列成表格用邏輯符號來表示函數(shù)式的運(yùn)算關(guān)系輸入變量輸出變量取值：邏輯0、邏輯1。邏輯0和邏輯1不代表數(shù)值大小，僅表示相互矛盾、相互對立的兩種邏輯態(tài)反映輸入和輸出波形變化的圖形又叫時序圖第30頁/共592頁ABCF000001001011100110111011斷“0”合“1”亮“1”滅“0”C開，F(xiàn)滅0000C合，A、B中有一個合，F(xiàn)亮11C合，A、B均斷，F(xiàn)滅0邏輯函數(shù)式挑出函數(shù)值為1的項1101111101111每個函數(shù)值為1的輸入變量取值組合寫成一個乘積項這些乘積項作邏輯加輸入變量取值為1用原變量表示;反之，則用反變量表示ABC、ABC、ABCF=ABC+ABC+ABC返回第31頁/共592頁邏輯圖F=ABC+ABC+ABC乘積項用與門實現(xiàn)，和項用或門實現(xiàn)波形圖010011001111返回第32頁/共592頁邏輯代數(shù)的運(yùn)算公式和規(guī)則公理、定律與常用公式公理交換律結(jié)合律分配律0-1律重疊律互補(bǔ)律還原律反演律00=001=10=011=10+0=00+1=1+0=11+1=1AB=BAA+B=B+A(AB)C=A(BC)(A+B)+C=A+(B+C)自等律A(B+C)=AB+ACA+BC=(A+B)(A+C)A0=0A+1=1A1=AA+0=AAA=0A+A=1AA=AA+A=AAB=A+BA+B=ABA=A吸收律消因律包含律合并律AB+AB=A(A+B)(A+B)=AA+AB=A+BA(A+B)=AA+AB=A+BA(A+B)=ABAB+AC+BC=AB+AC(A+B)(

A+C)(B+C)=(A+B)(A+C)第33頁/共592頁證明方法利用真值表例：用真值表證明反演律ABABA+BABA+B000110111110111010001000AB=A+BA+B=AB返回第34頁/共592頁等式右邊由此可以看出：與或表達(dá)式中，兩個乘積項分別包含同一因子的原變量和反變量，而兩項的剩余因子包含在第三個乘積項中，則第三項是多余的公式可推廣：例：證明包含律成立返回利用基本定律第35頁/共592頁邏輯代數(shù)的運(yùn)算公式和規(guī)則三個基本運(yùn)算規(guī)則代入規(guī)則：任何一個含有某變量的等式，如果等式中所有出現(xiàn)此變量的位置均代之以一個邏輯函數(shù)式，則此等式依然成立例：AB=A+BBC替代B得由此反演律能推廣到n個變量：利用反演律第36頁/共592頁基本運(yùn)算規(guī)則

反演規(guī)則：對于任意一個邏輯函數(shù)式F，做如下處理：若把式中的運(yùn)算符“.”換成“+”,“+”

換成“.”;常量“0”換成“1”，“1”換成“0”；原變量換成反變量，反變量換成原變量那么得到的新函數(shù)式稱為原函數(shù)式F的反函數(shù)式。注：①保持原函數(shù)的運(yùn)算次序--先與后或，必要時適當(dāng)?shù)丶尤肜ㄌ枹诓粚儆趩蝹€變量上的非號有兩種處理方法非號保留，而非號下面的函數(shù)式按反演規(guī)則變換

將非號去掉，而非號下的函數(shù)式保留不變例：F(A、B、C)其反函數(shù)為或返回第37頁/共592頁基本運(yùn)算規(guī)則

對偶式：對于任意一個邏輯函數(shù)，做如下處理：1）若把式中的運(yùn)算符“.”換成“+”，“+”換成“.”；2）常量“0”換成“1”，“1”換成“0”得到新函數(shù)式為原函數(shù)式F的對偶式F′，也稱對偶函數(shù)

對偶規(guī)則：如果兩個函數(shù)式相等，則它們對應(yīng)的對偶式也相等。即若F1=F2

則F1′=F2′。使公式的數(shù)目增加一倍。求對偶式時運(yùn)算順序不變，且它只變換運(yùn)算符和常量，其變量是不變的。注：函數(shù)式中有“”和“⊙”運(yùn)算符，求反函數(shù)及對偶函數(shù)時，要將運(yùn)算符“”換成“⊙”，“⊙”換成“”。

例：其對偶式返回第38頁/共592頁§1-3邏輯函數(shù)的標(biāo)準(zhǔn)形式函數(shù)表達(dá)式的常用形式邏輯函數(shù)的標(biāo)準(zhǔn)形式第39頁/共592頁函數(shù)表達(dá)式的常用形式五種常用表達(dá)式F(A、B、C)“與―或”式“或―與”式“與非―與非”式“或非―或非”式“與―或―非”式基本形式表達(dá)式形式轉(zhuǎn)換返回利用還原律利用反演律第40頁/共592頁邏輯函數(shù)的標(biāo)準(zhǔn)形式最小項：n個變量有2n個最小項，記作mi3個變量有23（8）個最小項m0m100000101m2m3m4m5m6m7010011100101110111234567n個變量的邏輯函數(shù)中，包括全部n個變量的乘積項（每個變量必須而且只能以原變量或反變量的形式出現(xiàn)一次）一、最小項和最大項乘積項和項最小項二進(jìn)制數(shù)十進(jìn)制數(shù)編號最小項編號i-各輸入變量取值看成二進(jìn)制數(shù)，對應(yīng)的十進(jìn)制數(shù)第41頁/共592頁001ABC000m0m1m2m3m4m5m6m7100000000100000011010011100101110111000000000000100000010000001000000100000010000001111111三變量的最小項

最小項的性質(zhì)：同一組變量取值任意兩個不同最小項的乘積為0。即mimj=0(i≠j)全部最小項之和為1，即任意一組變量取值，只有一個最小項的值為1，其它最小項的值均為0第42頁/共592頁最大項n個變量有2n個最大項，記作in個變量的邏輯函數(shù)中，包括全部n個變量的和項（每個變量必須而且只能以原變量或反變量的形式出現(xiàn)一次）同一組變量取值任意兩個不同最大項的和為1。即Mi+Mj=1(i≠j)全部最大項之積為0，即任意一組變量取值，只有一個最大項的值為0，其它最大項的值均為1最大項：最大項的性質(zhì)：返回第43頁/共592頁最小項與最大項的關(guān)系相同編號的最小項和最大項存在互補(bǔ)關(guān)系即:

mi

=Mi

Mi

=mi若干個最小項之和表示的表達(dá)式F，其反函數(shù)F可用等同個與這些最小項相對應(yīng)的最大項之積表示。

例：m1m3m5m7==返回第44頁/共592頁邏輯函數(shù)的標(biāo)準(zhǔn)形式標(biāo)準(zhǔn)積之和(最小項）表達(dá)式式中的每一個乘積項均為最小項F(A、B、C、D)例：求函數(shù)F(A、B、C、D)的標(biāo)準(zhǔn)積之和表達(dá)式解：F(A、B、C、D)利用反演律利用互補(bǔ)律，補(bǔ)上所缺變量CABC000001010011100101110111mi01234567FMi0123456700010111例：已知函數(shù)的真值表，寫出該函數(shù)的標(biāo)準(zhǔn)積之和表達(dá)式

從真值表找出F為1的對應(yīng)最小項解:011331101551110661111771然后將這些項邏輯加F(A、B、C)第45頁/共592頁§1-4邏輯函數(shù)的簡化代數(shù)法化簡函數(shù)圖解法化簡函數(shù)

邏輯函數(shù)簡化中的幾個實際問題第46頁/共592頁函數(shù)的簡化依據(jù)

邏輯電路所用門的數(shù)量少

每個門的輸入端個數(shù)少

邏輯電路構(gòu)成級數(shù)少

邏輯電路保證能可靠地工作降低成本提高電路的工作速度和可靠性邏輯函數(shù)的簡化返回第47頁/共592頁最簡式的標(biāo)準(zhǔn)

首先是式中乘積項最少

乘積項中含的變量少

與或表達(dá)式的簡化代數(shù)法化簡函數(shù)與門的輸入端個數(shù)少實現(xiàn)電路的與門少下級或門輸入端個數(shù)少方法：并項：利用將兩項并為一項，且消去一個變量B消項：利用A+AB=A消去多余的項AB配項：利用和互補(bǔ)律、重疊律先增添項，再消去多余項BC消元：利用消去多余變量A第48頁/共592頁代數(shù)法化簡函數(shù)例：試簡化函數(shù)解：利用反演律配項加AB消因律消項AB或與表達(dá)式的簡化F（或與式）求對偶式F（與或式）簡化F（最簡與或式）求對偶式F（最簡或與式）返回第49頁/共592頁圖形法化簡函數(shù)卡諾圖（K圖）圖中的一小格對應(yīng)真值表中的一行，即對應(yīng)一個最小項，又稱真值圖AB00011011m0m1m2m3AABBABBAABABAB1010m0m1m2m3miABC01000111100001111000011110m0m1m2m3m4m5m6m7m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11ABCD二變量K圖三變量K圖四變量K圖第50頁/共592頁K圖的特點圖形法化簡函數(shù)

k圖為方形圖。n個變量的函數(shù)--k圖有2n個小方格，分別對應(yīng)2n個最小項；

k圖中行、列兩組變量取值按循環(huán)碼規(guī)律排列，使變量各最小項之間具有邏輯相鄰性。上下左右?guī)缀蜗噜彽姆礁駜?nèi)，只有一個因子不同有三種幾何相鄰：鄰接、相對（行列兩端）和對稱（圖中以0、1分割線為對稱軸）方格均屬相鄰0001111000011110m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11ABCD四變量K圖兩個相鄰格圈在一起，結(jié)果消去一個變量ABDADA1四個相鄰格圈在一起，結(jié)果消去兩個變量八個相鄰格圈在一起，結(jié)果消去三個變量十六個相鄰格圈在一起，結(jié)果mi=1卡諾圖化簡函數(shù)規(guī)則：幾何相鄰的2i（i=1、2、3…n）個小格可合并在一起構(gòu)成正方形或矩形圈，消去i個變量，而用含（n-i）個變量的積項標(biāo)注該圈。動畫返回第51頁/共592頁圖形法化簡函數(shù)

與或表達(dá)式的簡化步驟先將函數(shù)填入相應(yīng)的卡諾圖中，存在的最小項對應(yīng)的方格填1，其它填0。合并：按作圈原則將圖上填1的方格圈起來，要求圈的數(shù)量少、范圍大，圈可重復(fù)包圍但每個圈內(nèi)必須有新的最小項。每個圈寫出一個乘積項。按取同去異原則最后將全部積項邏輯加即得最簡與或表達(dá)式返回第52頁/共592頁根據(jù)函數(shù)填寫卡諾圖1、已知函數(shù)為最小項表達(dá)式，存在的最小項對應(yīng)的格填1，其余格均填0。2、若已知函數(shù)的真值表，將真值表中使函數(shù)值為1的那些最小項對應(yīng)的方格填1，其余格均填0。例子3、函數(shù)為一個復(fù)雜的運(yùn)算式，則先將其變成與或式，再用直接法填寫。例子作圈的步驟1、孤立的單格單獨(dú)畫圈2、圈的數(shù)量少、范圍大，圈可重復(fù)包圍但每個圈內(nèi)必須有新的最小項3、含1的格都應(yīng)被圈入，以防止遺漏積項圖形法化簡函數(shù)返回第53頁/共592頁例1：直接給出函數(shù)的真值表求函數(shù)的最簡與或式。見例1例2：直接給出函數(shù)的復(fù)雜的運(yùn)算式。見例2例4：含有無關(guān)項的函數(shù)的化簡。圖形法化簡函數(shù)返回第54頁/共592頁含有無關(guān)項的函數(shù)的化簡

填函數(shù)的卡諾圖時只在無關(guān)項對應(yīng)的格內(nèi)填任意符號“Φ”、“d或“×”。處理方法：無關(guān)項對于變量的某些取值組合，所對應(yīng)的函數(shù)值是不定。通常約束項和任意項在邏輯函數(shù)中統(tǒng)稱為無關(guān)項化簡時可根據(jù)需要視為“1”也可視為“0”，使函數(shù)化到最簡。例子圖形法化簡函數(shù)返回第55頁/共592頁邏輯函數(shù)簡化中的幾個實際問題具有多輸出端電路的簡化只允許原變量輸入的邏輯電路的簡化返回第56頁/共592頁小結(jié)幾種常用的數(shù)制：二進(jìn)制、八進(jìn)制、十六進(jìn)制和十進(jìn)制以及相互間的轉(zhuǎn)換碼制部分：自然二進(jìn)制碼、格雷碼、和常用的BCD碼任意一個R進(jìn)制數(shù)按權(quán)展開：帶符號數(shù)在計算機(jī)中的三種基本表示方法：原碼、反碼和補(bǔ)碼，運(yùn)算結(jié)果的正確性以及溢出的性質(zhì)：利用變形補(bǔ)碼可判斷機(jī)器。邏輯問題的描述可用真值表、函數(shù)式、邏輯圖、卡諾圖和時序圖分析和設(shè)計邏輯電路的重要數(shù)學(xué)工具：布爾代數(shù)第57頁/共592頁作業(yè)1-21-31-51-61-81-101-111-121-131-151-171-191-21第58頁/共592頁例：將F(A、B、C、D)化為最簡與非—與非式。解：0100011110001110CDABAB111111BCD11ACDABC11AC1111m14,m15兩次填10000圖形法化簡函數(shù)第59頁/共592頁例：圖中給出輸入變量A、B、C的真值表，填寫函數(shù)的卡諾圖ABCF00000101001110010111011100111000ABC010001111011100000010111001110圖形法化簡函數(shù)第60頁/共592頁例：圖中給出輸入變量A、B、C的真值表，填寫函數(shù)的卡諾圖ABCF00000101001110010111011100111000ABC010001111011100000ABABCF=ABC+AB得：圖形法化簡函數(shù)第61頁/共592頁例：已知函數(shù)：

求其最簡與或式0100011110001110CDAB解：填函數(shù)的卡諾圖111111100000化簡不考慮約束條件時：考慮約束條件時：0100011110001110CDAB111111100000第62頁/共592頁例：將F(A、B、C、D)化為最簡與非—與非式解：0100011110001110CDAB111111111111ACADBCBDABC化簡得：最簡與非—與非式為：圖形法化簡函數(shù)第63頁/共592頁第二章邏輯門電路§2-1典型TTL與非門工作原理§2-2其它類型TTL門電路§2-3ECL集成邏輯門§2-4I2L集成邏輯門§2-5MOS集成邏輯門§2-6接口問題小結(jié)內(nèi)容概述第64頁/共592頁§2-1典型TTL與非門工作原理TTL與非門TTL與非門工作原理TTL與非門的工作速度TTL與非門的外特性及主要參數(shù)第65頁/共592頁§2-2其它類型TTL門電路三態(tài)邏輯門（TSL）集電極開路TTL“與非”門（OC門）第66頁/共592頁§2-3ECL集成邏輯門ECL“或/或非”門電路ECL門的主要優(yōu)缺點第67頁/共592頁§2-4I2L集成邏輯門I2L基本單元電路I2L門電路I2L的主要優(yōu)缺點第68頁/共592頁§2-5MOS集成邏輯門NMOS反相器NMOS門電路CMOS門電路第69頁/共592頁§2-6接口問題TTL與CMOS接口CMOS與TTL接口第70頁/共592頁內(nèi)容概述集成邏輯門雙極型集成邏輯門MOS集成邏輯門按器件類型分PMOSNMOSCMOS按集成度分SSI（100以下個等效門）MSI（〈103個等效門）LSI（〈104個等效門）VLSI（>104個以上等效門）本章內(nèi)容基本邏輯門的基本結(jié)構(gòu)、工作原理以及外部特性TTL、ECLI2L、HTL第71頁/共592頁TTL與非門電路輸入級由多發(fā)射極晶體管T1和基極電組R1組成，它實現(xiàn)了輸入變量A、B、C的與運(yùn)算輸出級：由T3、T4、T5和R4、R5組成其中T3、T4構(gòu)成復(fù)合管，與T5組成推拉式輸出結(jié)構(gòu)。具有較強(qiáng)的負(fù)載能力返回中間級是放大級，由T2、R2和R3組成，T2的集電極C2和發(fā)射極E2可以分提供兩個相位相反的電壓信號第72頁/共592頁TTL與非門工作原理輸入端至少有一個接低電平0.3V3.6V3.6V1V3.6VT1管:A端發(fā)射結(jié)導(dǎo)通，Vb1=VA+Vbe1=1V，其它發(fā)射結(jié)均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微飽和狀態(tài)。T4：放大狀態(tài)。電路輸出高電平為：5V返回第73頁/共592頁輸入端全為高電平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此輸出為邏輯低電平VOL=0.3V3.6V發(fā)射結(jié)反偏而集電極正偏.處于倒置放大狀態(tài)T2：飽和狀態(tài)T3：Vc2=Vces2+Vbe5≈1V，使T3導(dǎo)通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：深飽和狀態(tài)，返回TTL與非門工作原理第74頁/共592頁返回輸入端全為高電平，輸出為低電平輸入至少有一個為低電平時，輸出為高電平由此可見電路的輸出和輸入之間滿足與非邏輯關(guān)系T1：倒置放大狀態(tài)T2：飽和狀態(tài)T3：導(dǎo)通狀態(tài)T4：截止?fàn)顟B(tài)T5：深飽和狀態(tài)T2：截止?fàn)顟B(tài)T3：微飽和狀態(tài)T4：放大狀態(tài)T5：截止?fàn)顟B(tài)TTL與非門工作原理第75頁/共592頁TTL與非門工作速度存在問題：TTL門電路工作速度相對于MOS較快，但由于當(dāng)輸出為低電平時T5工作在深度飽和狀態(tài)，當(dāng)輸出由低轉(zhuǎn)為高電平，由于在基區(qū)和集電區(qū)有存儲電荷不能馬上消散，而影響工作速度。改進(jìn)型TTL與非門可能工作在飽和狀態(tài)下的晶體管T1、T2、T3、T5都用帶有肖特基勢壘二極管（SBD）的三極管代替，以限制其飽和深度，提高工作速度返回第76頁/共592頁返回改進(jìn)型TTL與非門增加有源泄放電路1、提高工作速度由T6、R6和R3構(gòu)成的有源泄放電路來代替T2射極電阻R3減少了電路的開啟時間縮短了電路關(guān)閉時間2、提高抗干擾能力T2、T5同時導(dǎo)通，因此電壓傳輸特性曲線過渡區(qū)變窄，曲線變陡，輸入低電平噪聲容限VNL提高了0.7V左右第77頁/共592頁TTL“與非”門的外特性及主要參數(shù)電壓傳輸特性TTL“與非”門輸入電壓VI與輸出電壓VO之間的關(guān)系曲線，即VO=f（VI）截止區(qū)當(dāng)VI≤0.6V，Vb1≤1.3V時，T2、T5截止，輸出高電平VOH=3.6V線性區(qū)當(dāng)0.6V≤VI≤1.3V，0.7V≤Vb2＜1.4V時，T2導(dǎo)通，T5仍截止，VC2隨Vb2升高而下降，經(jīng)T3、T4兩級射隨器使VO下降轉(zhuǎn)折區(qū)飽和區(qū)返回第78頁/共592頁VoffVSHVonVSLTTL“與非”門的外特性及主要參數(shù)抗干擾能力關(guān)門電平VOFF：保證輸出為標(biāo)準(zhǔn)高電平VSH的最大輸入低電平值開門電平VON：保證輸出為標(biāo)準(zhǔn)低電平VSL的最小輸入高電平值低電平噪聲容限VNL：VNL=VOFF-VSL高電平噪聲容限VNH：VNH=VSH-VON第79頁/共592頁TTL“與非”門的外特性及主要參數(shù)輸入特性輸入電流與輸入電壓之間的關(guān)系曲線，即II=f（VI）假定輸入電流II流入T1發(fā)射極時方向為正，反之為負(fù)1.輸入短路電流ISD（也叫輸入低電平電流IIL）當(dāng)VIL=0V時由輸入端流出的電流前級驅(qū)動門導(dǎo)通時，IIL將灌入前級門，稱為灌電流負(fù)載2.輸入漏電流IIH（輸入高電平電流）指一個輸入端接高電平，其余輸入端接低電平，經(jīng)該輸入端流入的電流。約10μA左右返回第80頁/共592頁扇入系數(shù)Ni和扇出系數(shù)NO1.扇入系數(shù)Ni是指合格的輸入端的個數(shù)2.扇出系數(shù)NO是指在灌電流（輸出低電平）狀態(tài)下驅(qū)動同類門的個數(shù)。其中IOLmax為最大允許灌電流，,IIL是一個負(fù)載門灌入本級的電流（≈1.4mA）。No越大，說明門的負(fù)載能力越強(qiáng)返回TTL“與非”門的外特性及主要參數(shù)第81頁/共592頁平均傳輸延遲時間tpd導(dǎo)通延遲時間tPH：L輸入波形上升沿的50%幅值處到輸出波形下降沿50%幅值處所需要的時間，截止延遲時間tPLH：從輸入波形下降沿50%幅值處到輸出波形上升沿50%幅值處所需要的時間，平均傳輸延遲時間tpd：通常tPLH＞tPHL，tpd越小，電路的開關(guān)速度越高。一般tpd=10ns～40ns輸入信號VI輸出信號V0TTL“與非”門的外特性及主要參數(shù)返回第82頁/共592頁§2-2其它類型TTL門電路三態(tài)邏輯門（TSL）集電極開路TTL“與非”門（OC門）第83頁/共592頁集電極開路TTL“與非”門（OC門）10該與非門輸出高電平，T5截止該與非門輸出低電平，T5導(dǎo)通

TTL門輸出端并聯(lián)問題當(dāng)將兩個TTL“與非”門輸出端直接并聯(lián)時：Vcc→R5→門1的T4→門2的T5產(chǎn)生一個很大的電流產(chǎn)生一個大電流1、抬高門2輸出低電平2、會因功耗過大損壞門器件注：TTL輸出端不能直接并聯(lián)返回第84頁/共592頁TTL與非門電路集電極開路TTL“與非”門（OC門）

OC門的結(jié)構(gòu)RLVC集電極開路與非門（OC門）當(dāng)輸入端全為高電平時，T2、T5導(dǎo)通，輸出F為低電平；輸入端有一個為低電平時，T2、T5截止，輸出F高電平接近電源電壓VC。OC門完成“與非”邏輯功能邏輯符號：輸出邏輯電平：低電平0.3V高電平為VC（5-30V）ABF返回第85頁/共592頁

OC門實現(xiàn)“線與”邏輯FRLVC相當(dāng)于“與門”邏輯等效符號負(fù)載電阻RL的選擇（自看作考試內(nèi)容）集電極開路TTL“與非”門（OC門）返回第86頁/共592頁集電極開路TTL“與非”門（OC門）

OC門應(yīng)用--電平轉(zhuǎn)換器OC門需外接電阻，所以電源VC可以選5V—30V，因此OC門作為TTL電路可以和其它不同類型不同電平的邏輯電路進(jìn)行連接TTL電路驅(qū)動CMOS電路圖CMOS電路的VDD=5V—18V，特別是VDD>VCC時，必須選用集電極開路（OC門）TTL電路CMOS電源電壓VDD=5V時，一般的TTL門可以直接驅(qū)動CMOS門返回第87頁/共592頁三態(tài)邏輯門（TSL）

三態(tài)門工作原理除具有TTL“與非”門輸出高、低電平狀態(tài)外，還有第三種輸出狀態(tài)

—高阻狀態(tài)，又稱禁止態(tài)或失效態(tài)非門，是三態(tài)門的狀態(tài)控制部分E使能端六管TTL與非門增加部分當(dāng)E=0時，T4輸出高電平VC=1，D2截止，此時后面電路執(zhí)行正常與非功能F=AB101V1V輸出F端處于高阻狀態(tài)記為ZT6、T7、T9、T10均截止Z當(dāng)E=1時，返回第88頁/共592頁使能端的兩種控制方式低電平使能高電平使能三態(tài)門的邏輯符號ABFEFABE返回第89頁/共592頁三態(tài)門的應(yīng)用1.三態(tài)門廣泛用于數(shù)據(jù)總線結(jié)構(gòu)任何時刻只能有一個控制端有效，即只有一個門處于數(shù)據(jù)傳輸，其它門處于禁止?fàn)顟B(tài)2.雙向傳輸當(dāng)E=0時，門1工作，門2禁止，數(shù)據(jù)從A送到B；E=1時，門1禁止，門2工作，數(shù)據(jù)從B送到A。返回三態(tài)邏輯門（TSL）總線第90頁/共592頁§2-3ECL集成邏輯門ECL“或/或非”門電路ECL門的主要優(yōu)缺點第91頁/共592頁返回ECL“或/或非”門電路輸入級輸出級同時實現(xiàn)或/或非邏輯功能，為非飽和型電路基準(zhǔn)電源--為T4管提供參考電壓VBB。選定VBB=-1.2V第92頁/共592頁邏輯符號邏輯表達(dá)式優(yōu)點1、開關(guān)速度高2、邏輯功能強(qiáng)3、負(fù)載能力強(qiáng)缺點1、功耗較大2、抗干擾能力差：邏輯擺幅為0.8V左右，噪聲容限VN一般約300mV互補(bǔ)輸出端“或/或非”，且采用射極開路形式，實現(xiàn)輸出變量的“線或”操作ECL“或/或非”門電路返回第93頁/共592頁§2-4I2L集成邏輯門I2L基本單元電路I2L門電路I2L的主要優(yōu)缺點第94頁/共592頁I2L基本單元電路

電路的組成射極加正電壓VE，構(gòu)成恒流源I0I0多集電極晶體管T2，C1、C2、C3之間相互隔離T2的驅(qū)動電流是由T1射極注入的，故有注入邏輯工作原理1、當(dāng)VA=0.1V低電平時，T2截止，I0從輸入端A流出，C1、C2和C3輸出高電平2、當(dāng)A開路（相當(dāng)于輸入高電平）時，I0流入T2的基極，T2飽和導(dǎo)通，C1、C2和C3輸出低電平。邏輯符號A--輸入C1、C2和C3--輸出電路的任何一個輸出與輸入之間都是“非”邏輯關(guān)系電路可簡化為：返回第95頁/共592頁I2L門電路“與”門線與邏輯功能：F=AB“與或非”門VE用輸入變量來代替邏輯功能：返回第96頁/共592頁I2L的主要優(yōu)缺點優(yōu)點1.集成度高2.功耗小3.電源電壓范圍寬4.品質(zhì)因素最佳5.生產(chǎn)工藝簡單電流在1nA～1mA范圍內(nèi)均能正常工作I2L的品質(zhì)因數(shù)只有（0.1～1）pJ/門缺點1.開關(guān)速度低2.噪聲容限低I2L的邏輯擺幅僅700mV左右，比ECL還低，但其內(nèi)部噪聲小，因此電路能正常工作3.多塊一起使用時，由于各管子輸入特性的離散性，基極電流分配會出現(xiàn)不均的現(xiàn)象，嚴(yán)重時電路無法正常工作返回M=P（功率）·tpd（速度），它表示門電路性能的優(yōu)劣，單位是皮焦(pJ)。第97頁/共592頁§2-5MOS集成邏輯門NMOS反相器NMOS門電路CMOS門電路第98頁/共592頁NMOS反相器MOS管的開關(guān)特性數(shù)字邏輯電路中的MOS管均是增強(qiáng)型MOS管，它具有以下特點：當(dāng)|UGS|>|UT|時，管子導(dǎo)通，導(dǎo)通電阻很小，相當(dāng)于開關(guān)閉合

當(dāng)|UGS|<|UT|時，管子截止，相當(dāng)于開關(guān)斷開NMOS反相器設(shè)電源電壓VDD=10V，開啟電壓VT1=VT2=2V1、A輸入高電平VIH=8V2、A輸入低電平VIL=0.3V時，電路執(zhí)行邏輯非功能工作管負(fù)載管T1、T2均導(dǎo)通，輸出為低電平VOL

≈0.3VT1截止T2導(dǎo)通，電路輸出高電平VOH=VDD

-VT2=8V。返回第99頁/共592頁NMOS門電路NMOS與非門工作管串聯(lián)負(fù)載管工作原理：T1和T2都導(dǎo)通，輸出低電平2、當(dāng)輸出端有一個為低電平時，與低電平相連的驅(qū)動管就截止，輸出高電平電路“與非”邏輯功能：注：增加扇入，只增加串聯(lián)驅(qū)動管的個數(shù)，但扇入不宜過多，一般不超過311通通01、當(dāng)兩個輸入端A和B均為高電平時01止通1返回第100頁/共592頁CMOS電路CMOS反相器PMOSNMOS襯底與漏源間的PN結(jié)始終處于反偏，NMOS管的襯底總是接到電路的最低電位，PMOS管的襯底總是接到電路的最高電位柵極相連做輸入端漏極相連做輸出端電源電壓VDD＞VT1+|VT2|，VDD適用范圍較大可在3～18V，VT1--NMOS的開啟電壓VT2--PMOS的開啟電壓工作原理：1、輸入為低電平VIL=0V時VGS1＜VT1T1管截止；|VGS2|＞VT2電路中電流近似為零（忽略T1的截止漏電流）,VDD主要降落在T1上，輸出為高電平VOH≈VDDT2導(dǎo)通2、輸入為高電平VIH=VDD時，T1通T2止，VDD主要降在T2上，輸出為低電平VOL≈0V。實現(xiàn)邏輯“非”功能返回第101頁/共592頁CMOS傳輸門（TG）柵極控制電壓為互補(bǔ)信號，如C=0，C=VDD工作原理：當(dāng)C=0V，C=VDD時TN和TP均截止，VI由0～VDD變化時，傳輸門呈現(xiàn)高阻狀態(tài)，相當(dāng)于開關(guān)斷開，CL上的電平保持不變，這種狀態(tài)稱為傳輸門保存信息當(dāng)C=VDD，C=0V時，VI在VT～VDD范圍變化時TP導(dǎo)通即VI在0～VDD范圍變化時，TN、TP中至少有一只管子導(dǎo)通，使VO=VI，這相當(dāng)于開關(guān)接通，這種狀態(tài)稱為傳輸門傳輸信息VI由0～（VDD-VT）范圍變化時TN導(dǎo)通返回CMOS電路第102頁/共592頁CMOS傳輸門（TG）工作原理：1、當(dāng)C為低電平時，TN、TP截止傳輸門相當(dāng)于開關(guān)斷開，傳輸門保存信息2、當(dāng)C為高電平時，TN、TP中至少有一只管子導(dǎo)通，使VO=VI，這相當(dāng)于開關(guān)接通，傳輸門傳輸信息由此可見傳輸門相當(dāng)于一個理想的開關(guān)，且是一個雙向開關(guān)邏輯符號輸入輸出門控制信號返回CMOS電路第103頁/共592頁CMOS模擬開關(guān)電路圖控制模擬信號傳輸?shù)囊环N電子開關(guān)，通與斷是由數(shù)字信號控制的反相器的輸入和輸出提供傳輸門兩個反相控制信號（C和C）傳輸門1、電路結(jié)構(gòu)2、邏輯符號邏輯符號返回CMOS電路第104頁/共592頁CMOS電路返回CMOS門電路1、與非門二輸入“與非”門電路結(jié)構(gòu)如圖每個輸入端與一個NMOS管和一個PMOS管的柵極相連當(dāng)A和B為高電平時:1兩個并聯(lián)的PMOS管T3、T4兩個串聯(lián)的NMOST1、T2通通止止0101通止通1止當(dāng)A和B有一個或一個以上為低電平時:電路輸出高電平輸出低電平電路實現(xiàn)“與非”邏輯功能第105頁/共592頁CMOS電路CMOS門電路2、“異或”門由三個CMOS反相器和一個CMOS傳輸門組成傳輸門的控制信號A、A當(dāng)A=B=0時00110TG斷開，則C=B=1，F(xiàn)=C=0。TG斷開當(dāng)A=B=1時，11TG接通110TG接通，C=B=1，反相器2的兩只MOS管都截止，輸出F=0。輸入端A和B相同得：輸入端A和B相同，輸出F=0返回第106頁/共592頁CMOS門電路2、“異或”門輸入端A和B不同當(dāng)A=1，B=0時10TG導(dǎo)通001輸出F=1當(dāng)A=0，B=1時01TG斷開101輸出F=1得：輸入端A和B不同，輸出F=1返回CMOS電路第107頁/共592頁CMOS門電路2、“異或”門輸入端A和B不同輸出F=1輸入端A和B相同輸出F=0由此可知：該電路實現(xiàn)的是“異或”的邏輯功能返回CMOS電路第108頁/共592頁CMOS電路的特點1、功耗?。篊MOS門工作時，總是一管導(dǎo)通另一管截止，因而幾乎不由電源吸取電流其功耗極小2、CMOS集成電路功耗低內(nèi)部發(fā)熱量小，集成度可大大提高3、抗幅射能力強(qiáng)，MOS管是多數(shù)載流子工作，射線輻射對多數(shù)載流子濃度影響不大4、電壓范圍寬：CMOS門電路輸出高電平VOH≈VDD，低電平VOL≈0V。5、輸出驅(qū)動電流比較大：扇出能力較大，一般可以大于506、在使用和存放時應(yīng)注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好返回第109頁/共592頁§2-6接口問題TTL與CMOS接口CMOS與TTL接口第110頁/共592頁TTL與CMOS接口CMOS同TTL電源電壓相同都為5V，則兩種門可直接連接提高TTL門電路的輸出高電平，阻值由幾百到幾千歐姆注：TTL門電路高電平典型值只有3.4V，CMOS電路的輸入高電平要求高于3.5V。因此在TTL門電路輸出端與電源之間接一電阻Rx返回第111頁/共592頁CMOS與TTL接口CMOS門的驅(qū)動能力不適應(yīng)TTL門的要求，可采用專用的CMOS—TTL電平轉(zhuǎn)換器當(dāng)用CMOS驅(qū)動TTL時轉(zhuǎn)換器返回第112頁/共592頁小結(jié)本章主要介紹了有關(guān)邏輯電路的基本概念和TTL、ECL、MOS等集成邏輯門TTL電路輸入級采用多發(fā)射極晶體管，輸出級采用推拉式結(jié)構(gòu)，所以工作速度較快，帶負(fù)載能力較強(qiáng)，是目前使用最廣泛的一種集成邏輯門。應(yīng)掌握好TTL門電氣特性和參數(shù)。ECL門是目前速度最高的一種非飽和型電路。其缺點是功耗大，抗干擾能力差。一般只用在要求速度特別高的場合

MOS電路屬于單極型電路，CMOS電路是重點，具有高速度、功耗低、扇出大、電源電壓范圍寬、抗干擾能力強(qiáng)、集成度高等一系列特點，使之在整個數(shù)字集成電路中占據(jù)主導(dǎo)地位的趨勢日益明顯。第113頁/共592頁習(xí)題2-22-32-62-122-132-142-152-16第114頁/共592頁第115頁/共592頁復(fù)習(xí)邏輯運(yùn)算邏輯門(2)學(xué)習(xí)常用中規(guī)模集成模塊(3)了解電路中的競爭和冒險現(xiàn)象本章重點(1)掌握分析和設(shè)計電路的基本方法。第三章組合邏輯電路加法器比較器譯碼器編碼器選擇器分配器與、或、非、異或、同或非門、與門、或門、與非門、或非門、異或門、同或門第116頁/共592頁第三章組合邏輯電路第一節(jié)組合電路的分析和設(shè)計第二節(jié)算術(shù)邏輯運(yùn)算及數(shù)值比較組件第三節(jié)譯碼器和編碼器第四節(jié)數(shù)據(jù)選擇器和數(shù)據(jù)分配器第五節(jié)奇偶檢驗電路第六節(jié)模塊化設(shè)計概述第七節(jié)組合電路中的競爭與冒險第117頁/共592頁第一節(jié)組合電路的分析和設(shè)計一、組合電路二、組合電路的分析三、組合電路的設(shè)計第118頁/共592頁一、組合電路輸入：邏輯關(guān)系：Fi=fi(X1、X2、…、Xn)i=(1、2、…、m)特點：電路由邏輯門構(gòu)成不含記憶元件輸出無反饋到輸入的回路輸出與電路原來狀態(tài)無關(guān)輸出：X1、X2、…、XnF1、F2、…、Fm第119頁/共592頁二、組合電路的分析分析已知邏輯電路功能步驟：輸出函數(shù)表達(dá)式簡化函數(shù)真值表已知組合電路描述電路功能第120頁/共592頁例1：試分析圖3-3所示邏輯電路的功能。因此該電路為少數(shù)服從多數(shù)電路，稱表決電路。（1）邏輯表達(dá)式（2）真值表ABCF00000010010001111000101111011111真值表（3）判斷：多數(shù)輸入變量為1，輸出F為1；多數(shù)輸入變量為0，輸出F為0第121頁/共592頁例2：試分析圖3-4所示邏輯電路的功能。①表達(dá)式②真值表第122頁/共592頁自然二進(jìn)制碼格雷碼B3B2B1B0G3G2G1G00000 0000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000②真值表①表達(dá)式自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換電路。③分析功能第123頁/共592頁注意：利用此式時對碼位序號大于（n-1）的位應(yīng)按0處理，如本例碼位的最大序號i=3，故B4應(yīng)為0，才能得到正確的結(jié)果。推廣到一般，將n位自然二進(jìn)制碼轉(zhuǎn)換成n位格雷碼：Gi=Bi⊕Bi+1

（i=0、1、2、…、n-1）自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換第124頁/共592頁二、組合電路的設(shè)計步驟：根據(jù)要求設(shè)計出實際邏輯電路確定輸入、輸出列出真值表寫出表達(dá)式并簡化畫邏輯電路圖形式變換根據(jù)設(shè)計所用芯片要求第125頁/共592頁例３：半加器的設(shè)計（1）半加器真值（2）輸出函數(shù)（3）邏輯圖

輸入輸出被加數(shù)A加數(shù)B和S進(jìn)位C000001101010